[发明专利]电可擦可编程只读存储器及其数据处理方法有效
| 申请号： | 201410191468.3 | 申请日： | 2014-05-07 |
| 公开（公告）号： | CN105097046B | 公开（公告）日： | 2018-03-23 |
| 发明（设计）人： | 赵子鉴;郑晓;杨翼;殷常伟;于春天 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | G11C29/48 | 分类号： | G11C29/48 |
| 代理公司： | 北京康信知识产权代理有限责任公司11240 | 代理人： | 李志刚,吴贵明 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种电可擦可编程只读存储器及其数据处理方法。其中，该电可擦可编程只读存储器包括逻辑前置电路，用于接收用于测试电可擦可编程只读存储器的设定值；以及内部电路，内部电路设置在电可擦可编程只读存储器上，内部电路与逻辑前置电路相连接，用于存储设定值。通过本发明，解决现有技术中EEPROM芯片整体的管脚数量多导致EEPROM芯片使用不便的问题，进而达到了减少管脚数量的效果。 | ||
| 搜索关键词： | 电可擦 可编程 只读存储器 及其 数据处理 方法 | ||
【主权项】：
一种电可擦可编程只读存储器，其特征在于，包括：逻辑前置电路，用于接收用于测试电可擦可编程只读存储器的设定值；以及内部电路，所述内部电路设置在所述电可擦可编程只读存储器上，所述内部电路与所述逻辑前置电路相连接，用于存储所述设定值；其中，所述逻辑前置电路用于代替测试管脚，其中，所述逻辑前置电路通过将加入新的内部数据总线DBIX与原有的数据总线DBI相关联，同时结合已有的输入信号作为逻辑电路的控制信号，来实现代替测试管脚的功能。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410191468.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种SSD便携式测试机台-201820626211.X
- 江强 - 苏州勃朗特半导体存储技术有限公司
- 2018-04-28 - 2018-11-09 - G11C29/48
- 本实用新型公开了一种SSD便携式测试机台，包括机箱、工控机安装架和外置散热机构，机箱的上表面上由左向右依次设有第一工作台、第二工作台和第三工作台，机箱的下表面上设有出风口，第二工作台上设有四个相互平行的测试接口槽，第三工作台的台面上设有工控机通风口；工控机安装架包括支架、工控机散热风扇和多个安装板；外置散热机构包括外置散热风扇和旋转支架。本实用新型相较于现有技术，固态硬盘外插于测试接口槽内，测试组件集成于机箱内，减小产品尺寸，另外通过内置工控散热风扇和外置散热风扇进行冷却，冷却效果最佳。
- 电可擦可编程只读存储器及其数据处理方法-201410191468.3
- 赵子鉴;郑晓;杨翼;殷常伟;于春天 - 中芯国际集成电路制造（上海）有限公司
- 2014-05-07 - 2018-03-23 - G11C29/48
- 本发明公开了一种电可擦可编程只读存储器及其数据处理方法。其中，该电可擦可编程只读存储器包括逻辑前置电路，用于接收用于测试电可擦可编程只读存储器的设定值；以及内部电路，内部电路设置在电可擦可编程只读存储器上，内部电路与逻辑前置电路相连接，用于存储设定值。通过本发明，解决现有技术中EEPROM芯片整体的管脚数量多导致EEPROM芯片使用不便的问题，进而达到了减少管脚数量的效果。
- 边界扫描测试接口电路-201310120338.6
- 哈希厄尔葛兰;莱特P杰佛瑞 - 南亚科技股份有限公司
- 2013-04-09 - 2017-04-12 - G11C29/48
- 本发明提供一种边界扫描测试接口电路。边界扫描测试接口电路包括N个测试输入垫、测试接口模块和M个测试输出垫，其中N和M为正整数，且M小于N。测试接口模块耦接至这些测试输入垫。测试接口模块具有多个逻辑门，且各个逻辑门的各个输入接脚耦接至各个测试输入垫。这些测试输出垫耦接至位于测试接口模块的这些逻辑门的输出接脚。
- 一种高速内置闪存的测试板-201520371267.1
- 孙文涛 - 广东利扬芯片测试股份有限公司
- 2015-06-02 - 2015-12-16 - G11C29/48
- 本实用新型涉及高速内存测试技术领域，特别涉及一种高速内置闪存的测试板，该测试板包括用于连接上位测试机的测试插槽，所述插槽中具有两排平行的排针，其中一排排针是测试通道排针，所述测试通道排针的测试针脚一端连接上位测试机，另一端连接到测试板上的测试电路，另一排排针是抗干扰排针，所述抗干扰排针的抗干扰针脚的底端接电源地，所述抗干扰排针接收测试通道排针产生的电磁波并传导至电源地，因此抗干扰排针能够有效接收测试通道排针产生的电磁波并传导至电源地，避免了测试通道排针不同针脚之间的信号干扰，提高信号的保真程度的高速内置闪存的测试板。
- 取样相位校正方法和使用此取样相位校正方法的储存系统-201110282245.4
- 林能贤;蒋国兵 - 瑞昱半导体股份有限公司
- 2011-09-21 - 2013-04-03 - G11C29/48
- 一种取样相位校正方法和使用此取样相位校正方法的储存系统，该方法包含：使一储存装置控制器传送一第二命令信号，来读取一储存装置内的一内容；根据该内容，使该储存装置控制器传送一第一命令信号及具有一第三取样相位的一第三数据信号给该储存装置；以及根据该储存装置相对应该第一命令信号及该第三数据信号所响应给该储存装置控制器的一响应信息，来判断该储存装置控制器对该储存装置的数据传输是否有错误，以判断该第三取样相位是否恰当；其中，该第二命令信号使用一第二时钟来传送，该第一命令信号使用一第一时钟来传送，该第二时钟慢于该第一时钟。
- 非易失性随机访问存储器测试系统及方法-201110086332.2
- 李明 - 鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司
- 2011-04-07 - 2012-10-17 - G11C29/48
- 一种非易失性随机访问存储器测试方法，该方法包括：设置诊断模式的测试参数及压力模式的测试参数；初始化所设置的测试参数以得到诊断模式及压力模式；在诊断模式下对BIOS的非易失性随机访问存储器进行测试；在压力模式下对BIOS的非易失性随机访问存储器进行测试；生成诊断模式下进行测试的日志文件及压力模式下进行测试的日志文件。本发明还提供一种非易失性随机访问存储器测试系统。利用本发明测试人员可以不用停留在测试机台旁边，完全摆脱测试人员手动测试，程序自动侦测对BIOS中NVRAM的读写的开始和结束时间，指定保存文件后，相关的日志文件自动保存，方便测试人员查看。
- 测试装置-201210054259.5
- 根岸利幸 - 爱德万测试株式会社
- 2012-03-02 - 2012-09-05 - G11C29/48
- 本发明提供一种在高速模式时生成自由度高的图案数据的测试装置。所述测试装置具有用于输出与和预定测试速度分别同步输入的输入图案相对应的图案数据的多个图案输出部，各图案输出部分别具有普通模式和高速模式两个动作模式，在高速模式下，各图案输出部分别将与输入至自己的图案输出部中的输入图案相对应的图案数据和与输入至其他图案输出部中的输入图案相对应的图案数据分别作为与多个分割速度对应的图案数据中的至少一个数据而输出。
- 用于自主NAND刷新的系统和方法-201110333701.3
- A.齐默曼;J.伊莫托;L.塞奇 - 阿沃森特公司
- 2011-10-28 - 2012-07-11 - G11C29/48
- 本发明涉及用于自主NAND刷新的系统和方法。提供了一种后台调度器，其利用低级通信（例如，与通用或控制器专用的固态非易失性存储器驱动器的通信）来控制非易失性存储器中的数据页面的锁定、读、重写和解锁。此类低级通信促使数据被独立于文件系统重写到非易失性存储器，努力地想避免估计的数据保持时段之前的数据损失。
- 存储器信号相位调整方法-200910247180.2
- 江勇志 - 晨星软件研发(深圳)有限公司;晨星半导体股份有限公司
- 2009-11-27 - 2011-06-01 - G11C29/48
- 本发明公开了一种存储器信号相位调整方法，应用于一电子装置中的一存储器控制器和一动态随机存取存储器之间的数据存取，该方法包含下列步骤：根据该电子装置呈现一预定状态时，由该存储器控制器对该动态随机存取存储器写入一测试数据；产生一第一数据触发信号；将该第一数据触发信号进行相位平移，以对该测试数据进行读取，并验证以产生一验证结果；产生一目标平移值，以响应于该验证结果；以及将该第一数据触发信号的相位平移该目标平移值以进行运作。
- 半导体存储装置和使用半导体存储装置的系统-200910133891.7
- 园田正俊;清水裕二郎;有马秀明 - 恩益禧电子股份有限公司
- 2009-04-08 - 2009-10-14 - G11C29/48
- 一种半导体存储装置和使用半导体存储装置的系统。该半导体存储装置包括RAM即随机访问存储器、ODT电路即片内终结电路、以及JTAG电路即联合测试行动组。RAM连接至数据输入-输出端口。ODT电路设置在数据输入-输出端口和终结端口之间。JTAG电路响应于指令，控制ODT电路，从而数据输入-输出端口和终结端口彼此电连接。
- 用于测试存储器的方法与装置-200780045557.5
- 沈剑;保罗·巴西特 - 高通股份有限公司
- 2007-12-14 - 2009-10-07 - G11C29/48
- 本发明提供一种测试存储器的方法，所述方法包括起始对计算机可读存储器的测试。所述计算机可读存储器提供与所述测试相关联的输出数据。另外，所述方法包括选择接收来自第一寄存器或第二寄存器的所述输出数据。在特定实施例中，所述方法可包括通过使用控制线来选择接收来自所述第一寄存器或所述第二寄存器的所述输出数据。在另一特定实施例中，所述方法可包括通过使用控制线来选择接收来自所述第一寄存器或所述第二寄存器的RAM输入数据。所述控制线由硬件或软件在逐循环基础上动态地配置。在特定实施例中，所述测试为内装自测试(BIST)。
- 专利分类
