[发明专利]MOS晶体管的形成方法和CMOS晶体管的形成方法有效
| 申请号： | 201410184850.1 | 申请日： | 2014-05-04 |
| 公开（公告）号： | CN105097524B | 公开（公告）日： | 2018-11-16 |
| 发明（设计）人： | 张海洋;尚飞 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/28;H01L21/8238 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 吴圳添;骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种MOS晶体管的形成方法和CMOS晶体管的形成方法。其中，所述MOS晶体管的形成方法包括：提供半导体衬底，所述半导体衬底上具有伪栅极；在所述伪栅极两侧下方的所述半导体衬底内分别形成源区和漏区；在所述半导体衬底上形成层间介质层，所述层间介质层的上表面与所述伪栅极上表面齐平；采用脉冲等离子体刻蚀工艺去除所述伪栅极形成开口；采用金属材料填充所述开口形成金属栅极。采用所述MOS晶体管的形成方法形成的MOS晶体管性能提高。 | ||
| 搜索关键词： | mos 晶体管 形成 方法 cmos | ||
【主权项】：
1.一种MOS晶体管的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上具有伪栅极，各伪栅极的宽度不同；在所述伪栅极两侧下方的所述半导体衬底内分别形成源区和漏区；在所述半导体衬底上形成层间介质层，所述层间介质层的上表面与所述伪栅极上表面齐平；形成硬掩膜层覆盖所述伪栅极和所述层间介质层；形成光刻胶层覆盖所述硬掩膜层；去除位于伪栅极上的所述光刻胶层和所述硬掩膜层；去除剩余的所述光刻胶层；采用脉冲等离子体刻蚀工艺去除所述伪栅极形成开口，按照一定频率进行蚀刻，每次蚀刻之后具有暂停时间，暂停时间使得蚀刻产物分布均匀，重复蚀刻和暂停的过程，从而使得对于不同宽度的伪栅极所形成的开口深度相同；采用金属材料填充所述开口形成金属栅极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410184850.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种半导体器件终端结构的制造方法
- 下一篇：鳍式场效应晶体管及其形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
