[发明专利]MOS晶体管的形成方法和CMOS晶体管的形成方法

权利要求书

1.一种MOS晶体管的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底上具有伪栅极，各伪栅极的宽度不同；

在所述伪栅极两侧下方的所述半导体衬底内分别形成源区和漏区；

在所述半导体衬底上形成层间介质层，所述层间介质层的上表面与所述伪栅极上表面齐平；

形成硬掩膜层覆盖所述伪栅极和所述层间介质层；

形成光刻胶层覆盖所述硬掩膜层；

去除位于伪栅极上的所述光刻胶层和所述硬掩膜层；

去除剩余的所述光刻胶层；

采用脉冲等离子体刻蚀工艺去除所述伪栅极形成开口，按照一定频率进行蚀刻，每次蚀刻之后具有暂停时间，暂停时间使得蚀刻产物分布均匀，重复蚀刻和暂停的过程，从而使得对于不同宽度的伪栅极所形成的开口深度相同；

采用金属材料填充所述开口形成金属栅极。

2.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述脉冲等离子体刻蚀工艺为同步脉冲等离子体刻蚀工艺，所述同步脉冲等离子体刻蚀工艺采用的气体包括Ar和HBr。

3.如权利要求2所述的MOS晶体管的形成方法，其特征在于，所述同步脉冲等离子体刻蚀工艺采用的压强范围为25mTorr～75mTorr，采用的功率范围为1500w～2500w，采用的偏置电压范围为50V～150V，采用的脉冲频率为2.5KHz～7.5KHz。

4.如权利要求3所述的MOS晶体管的形成方法，其特征在于，所述同步脉冲等离子体刻蚀工艺采用的气体还包括O₂，并且O₂的流量范围为5sccm～15sccm。

5.如权利要求2所述的MOS晶体管的形成方法，其特征在于，在同步脉冲等离子体刻蚀工艺之后，还包括对所述开口进行同步脉冲等离子体修复处理，所述同步脉冲等离子体修复处理采用的气体包括CF₄。

6.如权利要求5所述的MOS晶体管的形成方法，其特征在于，所述同步脉冲等离子体修复处理采用的压强范围为25mTorr～75mTorr，采用的功率范围为150w～450w，采用的偏置电压范围为50V～150V，采用的脉冲频率为2.5KHz～7.5KHz。

7.如权利要求6所述的MOS晶体管的形成方法，其特征在于，在所述同步脉冲等离子体修复处理之后，所述形成方法还包括：对所述开口进行氮化修复处理，所述氮化修复处理采用的N₂流量范围为50sccm～150sccm，所述氮化修复处理的时间为50s～150s。

8.一种CMOS晶体管的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底具有第一区域和第二区域，所述第一区域上具有第一金属栅极，所述第二区域上具有伪栅极，各伪栅极的宽度不同；

在所述第一金属栅极两侧下方的所述半导体衬底内分别形成第一源区和第一漏区；

在所述伪栅极两侧下方的所述半导体衬底内形成第二源区和第二漏区；

在所述半导体衬底上形成层间介质层，所述层间介质层的上表面与所述伪栅极上表面齐平；

形成硬掩膜层覆盖所述伪栅极和所述层间介质层；

形成光刻胶层覆盖硬掩膜层；

去除位于所述伪栅极上的所述光刻胶层和所述硬掩膜层；

去除剩余的所述光刻胶层；

采用脉冲等离子体刻蚀工艺去除所述伪栅极形成开口，按照一定频率进行蚀刻，每次蚀刻之后具有暂停时间，暂停时间使得蚀刻产物分布均匀，重复蚀刻和暂停的过程，从而使得对于不同宽度的伪栅极所形成的开口深度相同；

采用金属材料填充所述开口形成第二金属栅极。

9.如权利要求8所述的CMOS晶体管的形成方法，其特征在于，所述脉冲等离子体刻蚀工艺为同步脉冲等离子体刻蚀工艺，所述同步脉冲等离子体刻蚀工艺采用的气体包括Ar和HBr。