[发明专利]一种IGBT芯片及其制造方法有效
| 申请号： | 201410101546.6 | 申请日： | 2014-03-18 |
| 公开（公告）号： | CN104934470B | 公开（公告）日： | 2018-05-29 |
| 发明（设计）人： | 李立;吴郁;刘钺杨;刘江;王耀华;金锐;高文玉;于坤山 | 申请（专利权）人： | 国家电网公司;国网智能电网研究院;国网北京市电力公司 |
| 主分类号： | H01L29/739 | 分类号： | H01L29/739;H01L29/06;H01L21/331 |
| 代理公司： | 北京安博达知识产权代理有限公司 11271 | 代理人： | 徐国文 |
| 地址： | 100031 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及微电子技术领域中的半导体器件的制造工艺技术，具体涉及一种IGBT芯片及其制造方法。本发明在离子注入形成N+和P+区的同时对多晶硅栅进行掺杂，避免了传统工艺制作多晶硅栅的繁琐工艺流程，同时可以减少一道光刻版。元胞结构中采用Spacer结构，可以避免套刻误差，确保元胞沟道的一致性，改善器件的动态特性，同时可以再省一道光刻版。本发明的工艺流程为：栅氧化→低压化学气相淀积→多晶硅注入→多晶硅光刻→多晶硅刻蚀→P阱区注入→N+注入→P+注入。从多晶硅栅的形成到P+区形成的工艺流程中，至少减少了两次光刻，大大减少了工艺步骤，节约了器件制造的工艺成本。 | ||
| 搜索关键词： | 多晶硅栅 工艺流程 多晶硅 光刻版 微电子技术领域 半导体器件 传统工艺 低压化学 动态特性 工艺步骤 工艺成本 器件制造 套刻误差 元胞结构 制造工艺 栅氧化 次光 淀积 沟道 光刻 刻蚀 元胞 离子 制造 掺杂 节约 制作 | ||
【主权项】：
1.一种IGBT芯片，所述IGBT芯片包括元胞区a、终端区b和焊盘区c；焊盘区c位于元胞区a中心、终端区b位于元胞区a周围，包围元胞区a；所述元胞区a、终端区b和焊盘区c均包括N型衬底(10)、设置在N型衬底(10)表面并行排列的场氧化层(11)和栅氧化层(21)、在场氧化层(11)和栅氧化层(21)的表面覆盖有多晶硅层(22)、在所述多晶硅层(22)的表面覆盖有层间介质ILD(61)；层间介质ILD(61)的材料为硼磷硅玻璃BPSG，直接淀积在多晶硅层(22)的表面；其特征在于，在层间介质ILD(61)的表面覆盖有金属电极(81)；所述金属电极(81)包括沟槽形状的沟槽发射极；金属电极(81)上覆盖有钝化层(91)；在焊盘区c上，N型衬底(10)上设有焊盘区P环(33)，在焊盘区P环(33)上设有与金属电极(81)连接的P+区(52)，在P+区(52)上设有与金属电极(81)连接的N+区(41)，所述栅氧化层(21)与金属电极(81)之间形成Spacer结构；所述元胞区a的P-阱区(31)对称设置在N型衬底(10)上，在P-阱区(31)上设有与金属电极(81)连接的P+区(52)，在P+区(52)上设有与金属电极(81)连接的N+区(41)，所述栅氧化层(21)与金属电极(81)之间形成Spacer结构；所述终端区b的耐压环(32)对称设置在N型衬底(10)上，在耐压环(32)上设有与金属电极(81)连接的P+区(52)，在P+区(52)上设有与金属电极(81)连接的N+区(41)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国家电网公司;国网智能电网研究院;国网北京市电力公司，未经国家电网公司;国网智能电网研究院;国网北京市电力公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410101546.6/，转载请声明来源钻瓜专利网。
- 上一篇：用于加工和检测合成石英玻璃衬底的方法
- 下一篇：一种晶闸管芯片的结终端结构
- 同类专利
- 专利分类
