[发明专利]用于硅基光电集成电路芯片中的光电探测器及制备方法

摘要

本发明公开了用于硅基光电集成电路芯片中的光电探测器及制备方法,该探测器在纵向方向上自下而上分为三层：底层为P型硅衬底；第二层包括N-EPI外延层，P型深阱，P型埋层，N型深阱，P型基区，以及P+、N+重掺杂区，N-EPI外延层形成于P型硅衬底之上，N-EPI外延层的外围是P型深阱，P型深阱由表面向下延伸到P型埋层上，N-EPI外延层中间为N型深阱，N型深阱由表面向下延伸到P型硅衬底上，P型基区位于N型深阱内上部的中央区域，P+、N+重掺杂区位于P型基区内的上部，P+、N+重掺杂区包括有呈间隔插指状排列的多个P+重掺杂硅和多个N+重掺杂硅；第三层为场氧层、抗反射层以及Al电极。

主权项

用于硅基光电集成电路芯片中的光电探测器,其特征在于：光电探测器在纵向方向上自下而上分为三层：底层、第二层和第三层，所述底层为P型硅衬底；所述第二层包括N‑EPI外延层，P型深阱，P型埋层，N型深阱，P型基区，以及P+、N+重掺杂区，所述N‑EPI外延层形成于所述P型硅衬底之上，所述P型埋层位于P型硅衬底和N‑EPI外延层之间的边缘区域，所述N‑EPI外延层的外围是P型深阱，所述P型深阱由表面向下经过N‑EPI外延层延伸到P型埋层上，且所述P型深阱的横截面面积由上至下逐渐减小，所述N‑EPI外延层中间为N型深阱，所述N型深阱由表面向下经过N‑EPI外延层延伸到P型硅衬底上，所述N型深阱以其外表面为界限的横截面面积由上至下逐渐减小，所述P型基区位于N型深阱内上部的中央区域，所述P+、N+重掺杂区位于P型基区内的上部，所述P+、N+重掺杂区包括有多个P+重掺杂硅和多个N+重掺杂硅，所述多个P+重掺杂硅与多个N+重掺杂硅呈间隔插指状排列；所述第三层为场氧层、抗反射层以及Al电极，所述抗反射层位于P+、N+重掺杂区的上方，所述Al电极分别附着在各个P+重掺杂硅、N+重掺杂硅、以及P型深阱和N型深阱上表面；所述P+、N+重掺杂区内的多个P+重掺杂硅连接在一起并与其上的Al电极形成欧姆接触，引出作为所述光电探测器的阳极；所述P+、N+重掺杂区内的多个P+重掺杂硅连接在一起并与其上的Al电极形成欧姆接触，并引出作为硅基光电探测器的阴极；所述N型深阱上表面与Al电极作欧姆接触后接正电源电位，所述P型深阱上表面与Al电极做欧姆接触后接地或负电位；所述N型深阱与P型深阱上表面之间、以及所述N型深阱与P型基区上表面之间均通过场氧层隔开。