[发明专利]一种采用N型碳化硅衬底制作N沟道IGBT器件的方法有效
申请号: | 201410037060.0 | 申请日: | 2014-01-26 |
公开(公告)号: | CN104810282B | 公开(公告)日: | 2019-05-14 |
发明(设计)人: | 杨霏;李玲 | 申请(专利权)人: | 国家电网公司;国网智能电网研究院 |
主分类号: | H01L21/331 | 分类号: | H01L21/331;H01L21/04 |
代理公司: | 北京安博达知识产权代理有限公司 11271 | 代理人: | 徐国文 |
地址: | 100031 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种采用N型碳化硅衬底制作N沟道IGBT器件的方法,该方法首先在N型碳化硅衬底上外延生长碳化硅P+外延层、碳化硅N+缓冲层以及碳化硅N型漂移层,接着运用研磨方法或化学机械抛光等方法将N型碳化硅衬底去除,保留的部分用来制作IGBT的器件结构,之后在碳化硅N型漂移层中采用离子注入的方法形成P+基极阱区,在P+基极阱区中采用离子注入的方法形成N+发射极阱区,在器件上表面热氧化形成场氧层,淀积多晶硅或者金属形成栅极,并用氧化层隔离保护,最后淀积金属形成发射极接触和集电极,该方法避免了采用P型碳化硅衬底制作N沟道IGBT器件,减小了集电极电阻,提高了N沟道碳化硅IGBT器件的性能,且工艺简单,易于实现。 | ||
搜索关键词: | 一种 采用 碳化硅 衬底 制作 沟道 igbt 器件 方法 | ||
【主权项】:
1.一种采用N型碳化硅衬底制作N沟道IGBT器件的方法,其特征在于,所述方法包括下述步骤:步骤一,在N型碳化硅衬底(10)表面外延生长碳化硅P+外延层(1)、碳化硅N+缓冲层(2)以及碳化硅N型漂移层(3);步骤二,将N型碳化硅衬底(10)去除,保留的部分用来制作IGBT器件,保留的部分称之为样品;步骤三,在样品上表面旋涂光刻胶并进行光刻及显影,暴露出P+基极阱区(3)的区域,进行P+离子注入,形成P+基极阱区(4),之后去除光刻胶;步骤四,在样品上表面旋涂光刻胶并进行光刻及显影,暴露出N+发射极阱区(5)的区域,进行N+离子注入,形成N+发射极阱区(5),之后去除光刻胶;步骤五,在IGBT器件上表面热氧化,氧化温度为1350℃以上,氧化时间1小时~20小时,对其进行光刻及刻蚀,形成栅极氧化层(7);步骤六,淀积多晶硅层或者金属层,对其进行光刻及刻蚀,形成栅极(6),用氧化层进行隔离保护;步骤七,在样品正面淀积金属,与N+发射极阱区(5)相连形成发射极接触(8);步骤八,在样品背面的碳化硅P+外延层(1)表面淀积金属,形成集电极(9);所述步骤一中,所述N型碳化硅衬底(10)选取4H‑SiC单晶衬底、6H‑SiC单晶衬底或3C‑SiC单晶衬底的其中一种;所述N型碳化硅衬底(10)的厚度为360μm;所述碳化硅P+外延层(1)采用在N型碳化硅衬底(10)上进行外延生长的方法得到;在N型碳化硅衬底(10)的上表面外延生长具有P型重掺杂性质的碳化硅P+外延层(1),碳化硅P+外延层(1)的掺杂浓度为1×1019cm‑3,其厚度为1μm~5μm;所述碳化硅N+缓冲层(2)在碳化硅P+外延层(1)上由外延生长方法得到,在碳化硅P+外延层(1)的上表面外延生长具有N型重掺杂性质的碳化硅N+缓冲层(2),碳化硅N+缓冲层(2)的掺杂浓度为1×1018cm‑3,其厚度为0.1μm~1μm;在碳化硅N+缓冲层(2)的上表面外延生长具有N型导电性的碳化硅N型漂移层(3),碳化硅N型漂移层(3)的掺杂浓度为1×1014cm‑3~1×1016cm‑3,其厚度为50μm~300μm;所述步骤三中,在碳化硅N型漂移层(3)的表面上,通过化学气相淀积方式形成SiO2层,对SiO2层进行光刻并显影,暴露出需要进行P型离子注入的区域,对保留的光刻胶进行坚膜,增强其抗蚀性,之后运用反应离子刻蚀RIE或者电感耦合等离子体刻蚀ICP方式移除进行离子注入区域的SiO2层,运用丙酮湿法刻蚀或者氧等离子体刻蚀的方式去除光刻胶,然后利用所制备的SiO2层作为掩膜,进行P型离子注入,形成P+基极阱区(4),同样采用反应离子刻蚀RIE或者电感耦合等离子体刻蚀ICP方式移除SiO2层掩膜;所述步骤四中,在碳化硅N型漂移层(3)的表面上,通过化学气相淀积方式形成SiO2层,对SiO2层进行光刻并显影,暴露出需要进行N型离子注入的区域,对保留的光刻胶进行坚膜,增强其抗蚀性,之后运用反应离子刻蚀RIE或者电感耦合等离子体刻蚀ICP方式移除需要进行离子注入区域的SiO2层,运用丙酮湿法刻蚀或者氧等离子体刻蚀的方法去除光刻胶,然后利用所制备的SiO2层作为掩膜,进行N型离子注入,形成N+发射极阱区(5),同样用反应离子刻蚀RIE或者电感耦合等离子体刻蚀ICP方式移除SiO2层掩膜;N型离子注入完成后,对注入的离子进行活化退火;所述步骤二中,采用包括采用研磨法、化学机械抛光法、干式抛光法、湿法腐蚀法、等离子辅助化学腐蚀法和常压等离子腐蚀法中的其中一种方法将N型碳化硅衬底(10)去除,保留外延生长得到的碳化硅P+外延层(1)、碳化硅N+缓冲层(2)以及碳化硅N型漂移层(3),保留部分用以制作IGBT器件。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国家电网公司;国网智能电网研究院,未经国家电网公司;国网智能电网研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410037060.0/,转载请声明来源钻瓜专利网。
- 上一篇:半导体构件封装工艺过程用周转工装
- 下一篇:一种晶圆表面平坦化工艺
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造