[发明专利]薄膜晶体管及其制作方法、阵列基板及其制作方法无效
| 申请号： | 201310742756.9 | 申请日： | 2013-12-27 |
| 公开（公告）号： | CN103715096A | 公开（公告）日： | 2014-04-09 |
| 发明（设计）人： | 王守坤;郭会斌;冯玉春;刘晓伟;郭总杰 | 申请（专利权）人： | 京东方科技集团股份有限公司;北京京东方显示技术有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/786;H01L27/12 |
| 代理公司： | 北京路浩知识产权代理有限公司 11002 | 代理人： | 李迪 |
| 地址： | 100015 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及显示装置的制造领域，具体涉及一种薄膜晶体管及其制作方法、包括该薄膜晶体管的阵列基板及其制作方法；该薄膜晶体管的制作方法包括以下步骤：S1形成有源层和源漏电极层，并在源漏电极层上形成光刻胶层，并通过构图工艺形成光刻胶层的图案；S2利用所述光刻胶图案作为掩模对源漏电极层进行刻蚀，形成包括源极和漏极的源漏电极层的图案；S3将光刻胶剥离后，再利用源漏电极层的图案作为掩模对有源层进行刻蚀，形成有源层的图案。本发明能够利用源漏电极层的图案作为掩模，对有源层进行刻蚀，可针对性地防止和减少薄膜晶体管有源层源漏极之间区域的有机物的污染，提高薄膜晶体管的电学性能。 | ||
| 搜索关键词： | 薄膜晶体管 及其 制作方法 阵列 | ||
【主权项】：
一种薄膜晶体管的制作方法，其特征在于，包括以下步骤：S1形成有源层和源漏电极层，并在源漏电极层上形成光刻胶层，并通过构图工艺形成光刻胶层的图案；S2利用所述光刻胶图案作为掩模对源漏电极层进行刻蚀，形成包括源极和漏极的源漏电极层的图案；S3将光刻胶剥离后，再利用源漏电极层的图案作为掩模对有源层进行刻蚀，形成有源层的图案。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司;北京京东方显示技术有限公司，未经京东方科技集团股份有限公司;北京京东方显示技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310742756.9/，转载请声明来源钻瓜专利网。
- 上一篇：可配接1/2”电缆的集束连接器
- 下一篇：一种大功率组装插头
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
