[发明专利]FPGA设备访问验证装置及方法有效
| 申请号： | 201310742683.3 | 申请日： | 2013-12-30 |
| 公开（公告）号： | CN104750633B | 公开（公告）日： | 2019-03-15 |
| 发明（设计）人： | 高峰 | 申请（专利权）人： | 锐迪科（重庆）微电子科技有限公司 |
| 主分类号： | G06F13/14 | 分类号： | G06F13/14;G06F3/06 |
| 代理公司： | 重庆中流知识产权代理事务所(普通合伙) 50214 | 代理人： | 陈立荣 |
| 地址： | 400060 重庆市南岸*** | 国省代码： | 重庆;50 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例提供了一种FPGA设备访问验证装置及方法，包括：随机数生成模块，产生随机的写有效信号和随机的读有效信号发送到总线；产生随机的写操作参数；写操作模块，发送写操作参数；获取写命令接收标识，保存写操作参数和对应的写命令接收标识到存储模块；读操作模块，根据写操作参数生成读操作参数发送到总线；接收读取的数据并存储读操作参数和读取的数据到存储模块；存储模块，用于保存写操作参数和写命令接收标识；保存读操作参数以及读取的数据；判断模块，用于将写操作参数中的写数据与对应的读命令所读取的数据进行比较，判断设备访问的正确性。本发明实施例的装置和方法能有效提高FPGA设备访问验证场景的覆盖率。 | ||
| 搜索关键词： | 写操作 读取 读操作 存储模块 写命令 验证装置 总线 保存 访问 随机数生成模块 写有效信号 参数生成 判断模块 判断设备 有效信号 读命令 写数据 存储 发送 验证 覆盖率 场景 | ||
【主权项】：
1.一种FPGA设备访问验证装置，其特征在于，包括：随机数生成模块，产生随机的写有效信号和随机的读有效信号发送到总线；产生随机的写操作参数；写操作模块，用于发送所述写操作参数到总线；获取写命令接收标识，保存所述写操作参数和对应的写命令接收标识到存储模块；读操作模块，用于根据所述写操作参数生成读操作参数发送到总线；接收读取的数据并存储所述读操作参数和所述读取的数据到存储模块；存储模块，用于保存所述写操作参数和写命令接收标识；保存所述读操作参数以及所述读取的数据；判断模块，用于将写操作参数中的写数据与对应的读命令所读取的数据进行比较，判断设备访问的正确性；其中，所述写操作参数包括，写命令、写地址、写数据；所述读操作参数包括，与所述写命令对应的读命令、与所述写地址对应的读地址；所述装置包括：写周期控制模块，用于控制写操作参数的发送周期；和/或，读周期控制模块，用于控制读操作参数的发送周期。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于锐迪科（重庆）微电子科技有限公司，未经锐迪科（重庆）微电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310742683.3/，转载请声明来源钻瓜专利网。
