[发明专利]双沟渠式整流器及其制造方法有效
申请号: | 201310739980.2 | 申请日: | 2013-12-27 |
公开(公告)号: | CN104241283B | 公开(公告)日: | 2017-08-11 |
发明(设计)人: | 金勤海 | 申请(专利权)人: | 竹懋科技股份有限公司;金勤海 |
主分类号: | H01L27/08 | 分类号: | H01L27/08;H01L21/822 |
代理公司: | 北京三友知识产权代理有限公司11127 | 代理人: | 贾磊 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种双沟渠式整流器及其制造方法,该双沟渠式MOS整流组件的结构包含多个主沟渠平行形成于重掺杂的n+半导体基板上的n‑外延层内,多个主沟渠各相距一平台单位,内具有主沟渠氧化层形成于主沟渠底部及侧壁并有导电的第一多晶硅层填于其中以形成沟渠金属氧化物半导体结构;此外,多个凹陷区于平台中,凹陷区内包含MOS结构,由导电的第二多晶硅层/副沟渠栅极氧化层/n‑外延层组成,多个p型本体(离子注入区)注入于凹陷区MOS结构的两侧;一顶部金属层毯覆式覆盖于包括该些多晶硅层、p型离子注入区的半导体基板正面以做为阳极,一底部金属层作为阴极形成于该重掺杂的n+半导体基板上。 | ||
搜索关键词: | 沟渠 整流器 及其 制造 方法 | ||
【主权项】:
一种双沟渠式整流组件,其特征在于,所述组件包含:多个主沟渠平行形成于重掺杂的n+半导体基板上的n‑外延层内,所述多个主沟渠内具有主沟渠氧化层形成于所述主沟渠底部及侧壁;多个凹陷区间隔形成于所述多个主沟渠间的主平台的n‑外延层内,所述多个凹陷区内具有副沟渠栅极氧化层形成于所述凹陷区底部及侧壁;一导电型杂质掺杂的第一多晶硅层形成于所述主沟渠内;一导电型杂质掺杂的第二多晶硅层形成于所述凹陷区内以形成MOS结构,所述MOS结构包含所述第二多晶硅层,所述副沟渠栅极氧化层,所述外延层,由所述外延层为底向上顺序形成;多个p型本体区形成于所述凹陷区两侧平台下的n‑外延层内;一顶部金属层覆盖于包括所述第一及第二多晶硅层、p型本体区的半导体基板正面以作为阳极,一底部金属层作为阴极形成于所述重掺杂的n+半导体基板的背面。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于竹懋科技股份有限公司;金勤海,未经竹懋科技股份有限公司;金勤海许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310739980.2/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的