[发明专利]半导体装置

摘要

半导体装置。具有高耐压/低导通电压且抑制制造工序增加。具有第1导电型的第1半导体区域；第2导电型的第2半导体区域，配置在第1半导体区域上；第1导电型的第3半导体区域，配置在第2半导体区域上；多个第2导电型的第4半导体区域，它们相互分离地配置在第3半导体区域上；绝缘膜，配置在从第4半导体区域的上表面延伸、贯穿第4半导体区域和第3半导体区域而到达第2半导体区域的沟槽的内壁上，与第3半导体区域的侧面相对；控制电极，在沟槽的内部配置在绝缘膜上；第1主电极，与第1半导体区域电连接；第2主电极，与第3半导体区域和第4半导体区域电连接，沟槽的宽度相对于第3半导体区域与第2主电极接触的宽度的比值为1以上。

主权项

一种半导体装置，其特征在于，该半导体装置具有：第1导电型的第1半导体区域；第2导电型的第2半导体区域，其配置在所述第1半导体区域上；第1导电型的第3半导体区域，其配置在所述第2半导体区域上；多个第2导电型的第4半导体区域，它们相互分离地配置在所述第3半导体区域上；第2导电型的第5半导体区域，其位于所述第1半导体区域与所述第2半导体区域之间，并且杂质浓度高于所述第2半导体区域；绝缘膜，其配置在从所述第4半导体区域的上表面延伸、贯穿所述第4半导体区域和所述第3半导体区域而到达所述第2半导体区域的沟槽的内壁上，与所述第3半导体区域的侧面相对，所述沟槽具有大于7μm且小于等于20μm的沟槽宽度；控制电极，其在所述沟槽的内部配置在所述绝缘膜上；第1主电极，其与所述第1半导体区域电连接；以及第2主电极，其与所述第3半导体区域以及所述第4半导体区域电连接，所述沟槽的宽度相对于所述第3半导体区域与所述第2主电极接触的宽度的比值为1以上且6以下，所述沟槽形成为，在导通状态下从所述第1半导体区域移向所述第3半导体区域的空穴被所述沟槽的底部阻挡了移动，而蓄积在所述沟槽的底部附近的所述第2半导体区域内，所述沟槽的底部下方的所述第2半导体区域的厚度为30μm～180μm。