[发明专利]用于CMOS集成电路的替代金属栅极工艺

摘要

本申请涉及用于CMOS集成电路的替代金属栅极工艺。本发明公开一种根据替代金属栅极工艺的互补金属氧化物半导体（CMOS）集成电路结构及其制造方法。利用在成分或厚度上彼此不同的高k栅极电介质材料并且利用在成分或厚度上不同的界面电介质材料形成p沟道MOS晶体管和n沟道MOS晶体管。所描述的替代栅极工艺能够进行构造以使得p沟道或n沟道晶体管栅极结构均不包括来自其他晶体管的金属栅极材料，因而有利于可靠地用填充金属来填充栅极结构。

主权项

一种在基体的半导电表面处形成集成电路结构的方法，所述集成电路结构包括相反沟道导电类型的第一晶体管和第二晶体管，所述方法包括：在所述表面的选定位置处形成上覆在虚设栅极电介质材料上的第一虚设栅电极和第二虚设栅电极，所述第二虚设栅电极上覆在第一导电类型的区域上，并且所述第一虚设栅电极上覆在第二导电类型的区域上，所述第二导电类型与所述第一导电类型相反；在所述第一虚设栅电极的相对侧面上的多个位置处，将所述第一导电类型的源区/漏区形成到所述第二导电类型的区域内；在所述第二虚设栅电极的相对侧面上的多个位置处，将所述第二导电类型的源区/漏区形成到所述第一导电类型的区域内；在所述第一虚设栅电极和所述第二虚设栅电极之间沉积填充体电介质；将包括所述第二虚设栅电极的一部分结构上方的掩模层图案化，所述掩模层露出包括所述第一虚设栅电极的一部分结构；去除所述第一虚设栅电极及其下衬的虚设栅极电介质材料以限定在填充体电介质结构之间的间隙并且露出所述第二导电类型的区域的一部分；在所述第二导电类型的区域的露出部分处形成第一电介质界面层；全面沉积第一高k电介质层；然后沉积第一金属栅极层，所述第一金属栅极层包括金属或金属化合物；然后沉积第一填充金属以填充在去除了所述第二虚设栅电极的位置处的间隙；然后将所述结构平坦化以露出所述第二虚设栅电极的顶表面；去除所述第二虚设栅电极及其下衬的虚设栅极电介质材料以限定在填充体电介质结构之间的间隙并且露出所述第一导电类型的区域的一部分；在所述第一导电类型的区域的露出部分处形成第二电介质界面层；全面沉积第二高k电介质层；然后沉积第二金属栅极层，所述第二金属栅极层包括金属或金属化合物；然后沉积第二填充金属以填充在去除了所述第二虚设栅电极的位置处的间隙；然后将所述结构平坦化以露出所述第一填充金属和第二填充金属以及所述填充体电介质的顶表面。