[发明专利]用于CMOS集成电路的替代金属栅极工艺

权利要求书

1.一种在基体的半导电表面处形成集成电路结构的方法，所述集成电路结构包括相反沟道导电类型的第一晶体管和第二晶体管，所述方法包括：

在所述表面的选定位置处形成上覆在虚设栅极电介质材料上的第一虚设栅电极和第二虚设栅电极，所述第二虚设栅电极上覆在第一导电类型的区域上，并且所述第一虚设栅电极上覆在第二导电类型的区域上，所述第二导电类型与所述第一导电类型相反；

在所述第一虚设栅电极的相对侧面上的多个位置处，将所述第一导电类型的源区/漏区形成到所述第二导电类型的区域内；

在所述第二虚设栅电极的相对侧面上的多个位置处，将所述第二导电类型的源区/漏区形成到所述第一导电类型的区域内；

在所述第一虚设栅电极和所述第二虚设栅电极之间沉积填充体电介质；

将包括所述第二虚设栅电极的一部分结构上方的掩模层图案化，所述掩模层露出包括所述第一虚设栅电极的一部分结构；

去除所述第一虚设栅电极及其下衬的虚设栅极电介质材料以限定在填充体电介质结构之间的间隙并且露出所述第二导电类型的区域的一部分；

在所述第二导电类型的区域的露出部分处形成第一电介质界面层；

全面沉积第一高k电介质层；

然后沉积第一金属栅极层，所述第一金属栅极层包括金属或金属化合物；

然后沉积第一填充金属以填充在去除了所述第二虚设栅电极的位置处的间隙；

然后将所述结构平坦化以露出所述第二虚设栅电极的顶表面；

去除所述第二虚设栅电极及其下衬的虚设栅极电介质材料以限定在填充体电介质结构之间的间隙并且露出所述第一导电类型的区域的一部分；

在所述第一导电类型的区域的露出部分处形成第二电介质界面层；

全面沉积第二高k电介质层；

然后沉积第二金属栅极层，所述第二金属栅极层包括金属或金属化合物；

然后沉积第二填充金属以填充在去除了所述第二虚设栅电极的位置处的间隙；

然后将所述结构平坦化以露出所述第一填充金属和第二填充金属以及所述填充体电介质的顶表面。

2.根据权利要求1所述的方法，其中所述第一金属栅极层与所述第二金属栅极层具有不同的材料。

3.根据权利要求1所述的方法，其中所述第一高k电介质层与所述第二高k电介质层具有不同的电介质材料。

4.根据权利要求3所述的方法，其中所述第一高k电介质层具有与所述第二高k电介质层的厚度不同的厚度。

5.根据权利要求1所述的方法，其中所述第一高k电介质层具有与所述第二高k电介质层的厚度不同的厚度。

6.根据权利要求5所述的方法，其中所述第一电介质界面层具有与所述第二电介质界面层的厚度不同的厚度。

7.根据权利要求6所述的方法，其中所述第一导电类型是n型；

其中所述第二导电类型是p型；

其中所述第一电介质界面层比所述第二电介质界面层厚；以及

其中所述第一高k电介质层比所述第二高k电介质层薄。

8.根据权利要求1所述的方法，其中所述第一电介质界面层具有与所述第二电介质界面层的厚度不同的厚度。

9.根据权利要求1所述的方法，其还包括：

在去除所述第一虚设栅电极及其下衬的虚设栅极电介质材料的步骤之后并且在形成所述第一电介质界面层的步骤之前，去除所述掩模层。

10.根据权利要求1所述的方法，其还包括：

在沉积所述第一高k电介质层的步骤之后并且在沉积所述第一金属栅极层的步骤之前，沉积第一势垒层；以及

在沉积所述第二高k电介质层的步骤之后并且在沉积所述第二金属栅极层的步骤之前，沉积第二势垒层。

11.根据权利要求1所述的方法，其还包括：

在沉积所述第一金属栅极层的步骤之后并且在沉积所述第一填充金属的步骤之前，沉积第三势垒层；以及

在沉积所述第二金属栅极层的步骤之后并且在沉积所述第二填充金属的步骤之前，沉积第四势垒层。