[发明专利]闪存存储单元的形成方法

摘要

一种闪存存储单元的形成方法，包括：若干批次半导体结构包括：衬底，衬底具有若干平行排列的浮栅区和隔离区，衬底的浮栅区表面具有隧穿氧化层和浮栅层，衬底的隔离区内具有隔离结构，隔离结构的表面等于或高于浮栅层表面，隔离结构具有相邻的第一区域和第二区域；依次刻蚀若干批次半导体结构的隔离结构的第二区域，使隔离结构的第二区域表面低于第一区域表面，其中，每一待刻蚀批次的刻蚀时间的确定方法包括：测试待刻蚀批次前一批次的隔离结构刻蚀速率，测试待刻蚀批次在刻蚀之前的隔离结构的厚度，结合待刻蚀批次刻蚀后的隔离结构第二区域的预设厚度，获得待刻蚀批次的刻蚀时间。所形成的隔离结构的厚度精确，所形成的闪存存储单元的性能稳定。

主权项

一种闪存存储单元的形成方法，其特征在于，包括：提供若干批次半导体结构，所述半导体结构包括：衬底，所述衬底具有若干平行排列的浮栅区，相邻浮栅区之间具有隔离区，所述衬底的浮栅区表面具有隧穿氧化层、以及位于隧穿氧化层表面的浮栅层，所述衬底的隔离区内具有隔离结构，所述隔离结构的表面等于或高于浮栅层表面，所述隔离结构具有相邻的第一区域和第二区域；依次刻蚀若干批次半导体结构的隔离结构的第二区域，使隔离结构的第二区域表面低于第一区域表面，其中，每一待刻蚀批次的刻蚀时间的确定方法包括：测试待刻蚀批次前一批次的隔离结构刻蚀速率，测试待刻蚀批次在刻蚀之前的隔离结构的厚度，通过待刻蚀批次前一批次的隔离结构刻蚀速率、以及待刻蚀批次在刻蚀之前的隔离结构的厚度获得待刻蚀批次的刻蚀时间；在刻蚀若干批次半导体结构的隔离结构的第二区域之后，在浮栅层和隔离结构表面形成牺牲层，所述牺牲层具有第一开口，所述第一开口暴露出部分浮栅层以及第一区域的隔离结构表面。