[发明专利]四加数二进制并行同步加法器

摘要

本发明公开了一种四加数二进制并行同步加法器，主要用于数字算术计算领域的数值计算，它由相同权值位数相加电路、进位综合电路和最终本位和产生电路组成，相同权值位数相加电路用于统计每个权值位原始加数中高电平或者低电平的个数，并在输出端以连续的高电平显示，同时根据其奇偶性选择两组开关中一组导通，以便为最终本位和产生电路提供两路电源；进位综合电路引入一阶进位线、二阶进位线和进3线，并通过开关对低位进位线进行选择来生成它们；最终本位和产生电路由进位线对来自相同权值位数相加电路的电源进行开关选择而获得最终本位和，本发明电路结构简单，设计规整，硬件开销少，易于扩展位数，且仅需要3个基本门电路的用时。

主权项

一种四加数二进制并行同步加法器，其特征在于，所述加法器主要由相同权值位数相加电路、进位综合电路、最终本位和产生电路组成；相同权值位数相加电路是实现4个一位数相加的电路，它由两部分电路组成，一部份是统计电路，另一部份是电源互补初始加和电路；统计电路主要是统计每个权值位原始加数中高电平“1”或者低电平“0”的个数，并在输出端以连续高电平“1”和连续低电平“0”组合形式显示；电源互补初始加和电路通过统计电路的输出电平控制2组开关，根据该权值位4个原始加数的本位和奇偶性选择其中一组开关导通，以便为最终本位和产生电路提供两路电源（或称作高电平）； 进位综合电路的设计原则是：针对于某一位，①当4个数之和为“0”时，置该位进3线和二阶进位线为低电平，同时把低位的可能二阶进位以一阶进位形式向高位传输；②当4个数之和为“1”时，置该位进3线为低电平，且把低位进3线状态传输到该位二阶进位线，同时把低位的可能进位，即低位的一阶进位线状态，传输到该位的一阶进位线上；③当4个数之和为“2”时，置该位进3线为低电平，且设定一阶进位线为高电平，同时选择低位的二阶进位线来生成该位二阶进位；④当4个数之和为“3”时，置一阶进位线为高电平，同时选择低位的一阶进位线来生成该位二阶进位，再由低位进3线来决定该位进3线状态；⑤当4个数之和为“4”时，置一阶进位线和二阶进位线为高电平，同时由低位的二阶进位线来决定该位进3线状态；最终本位和产生电路由偶控电路、寄控电路和一个下拉电阻组成；每一位的最终本位和产生电路都由来自低位进位综合电路的进3线、二阶进位线和一阶进位线进行控制，以便选择输出电源互补初始加和电路的奇电源输出信号或偶电源输出信号。