[发明专利]四加数二进制并行同步加法器

权利要求书

1.一种四加数二进制并行同步加法器，其特征在于，所述加法器主要由相同权值位数相加电路、进位综合电路、最终本位和产生电路组成；

相同权值位数相加电路是实现4个一位数相加的电路，它由两部分电路组成，一部份是统计电路，另一部份是电源互补初始加和电路；

统计电路主要是统计每个权值位原始加数中高电平“1”或者低电平“0”的个数，并在输出端以连续高电平“1”和连续低电平“0”组合形式显示；

电源互补初始加和电路通过统计电路的输出电平控制2组开关，根据该权值位4个原始加数的本位和奇偶性选择其中一组开关导通，以便为最终本位和产生电路提供两路电源（或称作高电平）； 

进位综合电路的设计原则是：针对于某一位，①当4个数之和为“0”时，置该位进3线和二阶进位线为低电平，同时把低位的可能二阶进位以一阶进位形式向高位传输；②当4个数之和为“1”时，置该位进3线为低电平，且把低位进3线状态传输到该位二阶进位线，同时把低位的可能进位，即低位的一阶进位线状态，传输到该位的一阶进位线上；③当4个数之和为“2”时，置该位进3线为低电平，且设定一阶进位线为高电平，同时选择低位的二阶进位线来生成该位二阶进位；④当4个数之和为“3”时，置一阶进位线为高电平，同时选择低位的一阶进位线来生成该位二阶进位，再由低位进3线来决定该位进3线状态；⑤当4个数之和为“4”时，置一阶进位线和二阶进位线为高电平，同时由低位的二阶进位线来决定该位进3线状态；

最终本位和产生电路由偶控电路、寄控电路和一个下拉电阻组成；每一位的最终本位和产生电路都由来自低位进位综合电路的进3线、二阶进位线和一阶进位线进行控制，以便选择输出电源互补初始加和电路的奇电源输出信号或偶电源输出信号。

2.根据权利要求1所述的四加数二进制并行同步加法器，其特征在于：所述的统计电路采用了选择开关阵列，在输出端以连续高电平的形式显示输入数据中“1”或“0”的个数。

3.根据权利要求1所述的四加数二进制并行同步加法器，其特征在于：所述的电源互补初始加和电路根据本位和的奇偶性，利用开关电路对外选择提供一路电源和一路高阻状态；当本位和为奇数时，一组开关导通，奇电源端对外提供电源，另一组开关断开，偶电源端对外呈高阻状态；反之，当本位和为偶数时，偶电源端对外提供电源，奇电源端对外呈高阻状态。

4.根据权利要求1所述的四加数二进制并行同步加法器，其特征在于：所述的进位综合电路引入了一阶进位线、二阶进位线和进3线，其中二阶进位线的高低电平代表对应位是否产生了二阶进位，一阶进位线由对应位的原始输入数和低位进位值相加之和大于等于“2”决定，表明该位产生了二阶进位或者一阶进位，进3线既是表明对应位是否向高位进3，也是区分在二阶进位线为高电平时一阶进位线是否代表该位产生了一阶进位。

5.根据权利要求1或4所述的四加数二进制并行同步加法器，其特征在于：在进位综合电路低位和高位的“进3线”、“二阶进位线”和“一阶进位线”这三线之间，既不会出现一个低位线与2个以上高位线同时导通，也不会出现一个高位线与两个以上低位线同时导通，并且在形成通向高位的“进3线”、“二阶进位线”和“一阶进位线”的开关通道上，每个通道最多只有一路开关导通。

6.根据权利要求1所述的四加数二进制并行同步加法器，其特征在于：所述的最终本位和产生电路的偶控电路和寄控电路的输出端被合并作为对应位的最终本位和输出，并通过连接的下拉电阻提供低电平；当本位和为奇数时，电源互补初始加和电路的奇电源端提供电源，偶控电路工作，寄控电路呈高阻状态，如果此时低位“进3线”、“二阶进位线”和“一阶进位线”的三者高电平个数相加之和为偶数，则偶控电路中有一路开关通路导通，最终本位和为高电平，否则，偶控电路中无任何一路开关通路导通，最终本位和被下拉电阻限定为低电平；当本位和为偶数时，电源互补初始加和电路的偶电源端提供电源，寄控电路工作，偶控电路呈高阻状态，如果此时低位“进3线”、“二阶进位线”和“一阶进位线”的三者高电平个数相加之和为奇数，则寄控电路中有一路开关通路导通，最终本位和为高电平，否则，寄控电路中无任何一路开关通路导通，最终本位和被下拉电阻限定为低电平。