[发明专利]PMOS设备的晚原位掺杂硅锗接合有效
| 申请号： | 201310202981.3 | 申请日： | 2013-05-28 |
| 公开（公告）号： | CN103456641A | 公开（公告）日： | 2013-12-18 |
| 发明（设计）人： | J·亨治尔;S·Y·翁;S·弗莱克豪斯基;T·沙伊普 | 申请（专利权）人： | 新加坡商格罗方德半导体私人有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/8238 |
| 代理公司： | 北京戈程知识产权代理有限公司 11314 | 代理人： | 程伟;王锦阳 |
| 地址： | 新加坡*** | 国省代码： | 新加坡;SG |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及PMOS设备的晚原位掺杂硅锗接合。实施例包含形成第一及第二高介电常数金属栅极栅极堆栈于基板上、形成氮化物衬垫及氧化物间隙壁于各该第一及第二高介电常数金属栅极栅极堆栈的各侧、于各该第一及第二高介电常数金属栅极栅极堆栈的各侧执行晕/延伸植入、形成氧化物衬垫及氮化物间隙壁于各该第一及第二高介电常数金属栅极栅极堆栈的该氧化物间隙壁上；形成深源极/漏极区域在该第二高介电常数金属栅极栅极堆栈的相反侧上；形成氧化物硬掩模于该第二高介电常数金属栅极栅极堆栈之上；形成嵌入式硅锗于该第一高介电常数金属栅极栅极堆栈的相反侧上；以及移除该氧化物硬掩模。 | ||
| 搜索关键词： | pmos 设备 原位 掺杂 接合 | ||
【主权项】：
一种方法，包括：形成第一及第二高介电常数金属栅极(HKMG)栅极堆栈于基板上；形成氮化物衬垫及氧化物间隙壁于各该第一及第二HKMG栅极堆栈的各侧上；于各该第一及第二HKMG栅极堆栈的各侧执行晕/延伸植入；形成氧化物衬垫及氮化物间隙壁于各该第一及第二HKMG栅极堆栈的该氧化物间隙壁上；形成深源极/漏极区域在该第二HKMG栅极堆栈的相反侧上；形成氧化物硬掩模于该第二HKMG栅极堆栈之上；形成嵌入式硅锗于该第一HKMG栅极堆栈的相反侧上；以及移除该氧化物硬掩模。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于新加坡商格罗方德半导体私人有限公司，未经新加坡商格罗方德半导体私人有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310202981.3/，转载请声明来源钻瓜专利网。
- 上一篇：半导体封装结构及其制造方法
- 下一篇：电极、光电转换元件、电子设备和建筑结构
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
