[发明专利]包括具有镇流电阻器的MOSFET的集成电路及相应制造方法有效
| 申请号： | 201280031851.1 | 申请日： | 2012-05-31 |
| 公开（公告）号： | CN103620787B | 公开（公告）日： | 2016-10-26 |
| 发明（设计）人： | S·苏塔德加;R·克里施纳穆尔蒂;徐兆扬 | 申请（专利权）人： | 马维尔国际贸易有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336;H01L29/08 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 酆迅 |
| 地址： | 巴巴多斯*** | 国省代码： | 巴巴多斯;BB |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种集成电路(IC)，包括具有第一掺杂水平的阱区域(156)和在阱区域中注入的多个半导体区域(154)。多个半导体区域中的每个半导体区域具有大于第一掺杂水平的第二掺杂水平。在多个半导体区域上布置的多个多晶硅区域(202‑1，202‑2；204‑1，204‑2；302‑1，302‑2；304‑1，304‑2)形成多个镇流电阻器。多晶硅区域分别连接到半导体区域，在所述多晶硅区域下方退化半导体区域，以便产生附加的电阻率。多个半导体区域构成金属氧化物半导体场效应晶体管(MOSFET)的漏极区域。 | ||
| 搜索关键词： | 包括 具有 流电 mosfet 集成电路 相应 制造 方法 | ||
【主权项】：
一种集成电路(IC)，包括：所述集成电路的阱区域，具有第一掺杂水平；在所述阱区域中注入的多个半导体区域，其中所述多个半导体区域形成金属氧化物半导体场效应晶体管(MOSFET)的漏极，其中所述多个半导体区域中的每个半导体区域具有第二掺杂水平，并且其中所述第二掺杂水平大于所述第一掺杂水平；以及布置在所述多个半导体区域中的每个半导体区域上的多个多晶硅区域，其中所述多晶硅区域分别直接连接到所述半导体区域，其中在所述多个半导体区域中的每个半导体区域上布置所述多个多晶硅区域使所述多个半导体区域的传导率退化并且增加了所述多个半导体区域的电阻率。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于马维尔国际贸易有限公司，未经马维尔国际贸易有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201280031851.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
