[实用新型]利用CPLD实现DSP中断复用的装置

摘要

本实用新型涉及DSP芯片的中断引脚复用技术，具体是一种利用CPLD实现DSP中断复用的装置。本实用新型解决了现有DSP芯片的中断引脚复用技术无法及时处理实时性要求较高的外部中断、以及实时性差的问题。利用CPLD实现DSP中断复用的装置包括CPLD电路；所述CPLD电路包括D触发器、计数器、分频器、第一-第二与门、以及第一-第三非门；其中，第一与门的两个输入端分别构成CPLD电路的第一信号输入端和第二信号输入端；第一与门的输出端连接第一非门的输入端；第一非门的输出端连接D触发器的时钟输入端。本实用新型适用于处理实时性要求较高的外部中断。

主权项

一种利用CPLD实现DSP中断复用的装置，其特征在于：包括CPLD电路；所述CPLD电路包括D触发器（T1）、计数器（T2）、分频器（T3）、第一‑第二与门（D1‑D2）、以及第一‑第三非门（K1‑K3）；其中，第一与门（D1）的两个输入端分别构成CPLD电路的第一信号输入端（INPUT1）和第二信号输入端（INPUT2）；第一与门（D1）的输出端连接第一非门（K1）的输入端；第一非门（K1）的输出端连接D触发器（T1）的时钟输入端；D触发器（T1）的输出端连接第二非门（K2）的输入端；第二非门（K2）的输出端连接计数器（T2）的异步清除端；第二非门（K2）的输出端构成CPLD电路的第一信号输出端（OUTPUT1）；分频器（T3）的时钟输入端构成CPLD电路的第三信号输入端（INPUT3）；分频器（T3）的输出端连接计数器（T2）的加计数时钟输入端；计数器（T2）的输出端连接第三非门（K3）的输入端；第三非门（K3）的输出端连接D触发器（T1）的复位端；第二与门（D2）的一个输入端构成CPLD电路的第四信号输入端（INPUT4）和第三信号输出端（OUTPUT3）；第二与门（D2）的另一个输入端连接第二非门（K2）的输出端；第二与门（D2）的输出端构成CPLD电路的第二信号输出端（OUTPUT2）。