[发明专利]CMOS延迟电路以及抑制CMOS延迟电路温漂的方法无效

专利信息
申请号: 201210528395.3 申请日: 2012-12-06
公开(公告)号: CN103856191A 公开(公告)日: 2014-06-11
发明(设计)人: 邹玉峰 申请(专利权)人: 艾尔瓦特集成电路科技(天津)有限公司
主分类号: H03K5/13 分类号: H03K5/13
代理公司: 北京市金杜律师事务所 11256 代理人: 酆迅
地址: 300457 天津市塘沽区天津市经*** 国省代码: 天津;12
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明的各实施方式提供了一种CMOS延迟电路以及抑制CMOS延迟电路温漂的方法。通过在任意两个相邻且串联的CMOS反相器之间加入延迟单元,可以有效地将CMOS延迟电路的温漂控制在理想范围之内,从而满足实际电路设计中可能存在的对温漂的高精度要求。
搜索关键词: cmos 延迟 电路 以及 抑制 方法
【主权项】:
一种CMOS延迟电路,包括:延迟单元,配置在至少两个串联的CMOS反相器之间,所述延迟单元的温度延迟特性与所述CMOS反相器的温度延迟特性相反。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于艾尔瓦特集成电路科技(天津)有限公司,未经艾尔瓦特集成电路科技(天津)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201210528395.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top