[发明专利]半导体器件制造方法

摘要

本发明提供了一种应力半导体制造方法。在本发明的方法中，在NMOS区域形成经过氮等离子体处理的张应力层，由于经过氮等离子体处理的张应力氮化硅在DHF中的腐蚀速率较未经处理的张应力氮化硅大幅减小，这样，在之后的虚设栅极去除工艺中，NMOS区域的张应力氮化硅仅有小部分被腐蚀去除，而大部分得以保存，能够向沟道提供足够的应力，并且避免了后续步骤中器件结构可能受到的不良影响，从而保证了器件结构的完整，实现了后栅工艺与双应变应力层的工艺集成。

主权项

1.一种半导体器件制造方法，其特征在于包括如下步骤：提供半导体衬底，在该半导体衬底上形成STI结构，并进行阱区注入，形成NMOS区域和PMOS区域；形成NMOS晶体管和PMOS晶体管，所述NMOS晶体管和所述PMOS晶体管包括虚设栅极和虚设栅极绝缘层；在所述NMOS晶体管之上沉积张应力层，所述张应力层为经过氮等离子体处理的张应力层；在所述NMOS晶体管之上沉积张应力层具体包括：沉积步骤：全面性沉积一定厚度的张应力氮化硅膜；处理步骤：在每一个沉积步骤之后，采用氮等离子体处理沉积得到的张应力氮化硅膜；重复进行所述沉积步骤和处理步骤，直至获得期望厚度的张应力氮化硅膜；图案化具有期望厚度的张应力氮化硅膜，从而获得所述张应力层；在所述PMOS晶体管之上沉积压应力层；全面性沉积介质层；进行CMP工艺，暴露所述虚设栅极的上表面，并在所述张应力层和所述压应力层上方保留部分所述介质层；依次去除所述虚设栅极和所述虚设栅极绝缘层，形成栅极凹槽；其中在所述虚设栅极去除工艺中，NMOS区域的张应力氮化硅仅有小部分被腐蚀去除，而大部分得以保存；在所述栅极凹槽中，分别形成所述NMOS晶体管和所述PMOS晶体管的高K栅绝缘层和金属栅极。