[发明专利]半导体器件

摘要

本发明提供一种半导体器件，该半导体器件具有以多段的方式层叠了多个半导体封装的封装上封装（POP）结构，它促进了半导体器件的小型化和高性能化。在用于外部输入/输出的导电焊盘的外面配置了用于确定微计算机芯片与存储器芯片的导电状态的质量的测试导电焊盘，由此缩短了连接微计算机芯片和存储器芯片的导线的路径的长度。并且，把微计算机芯片和存储器芯片连接到测试导电焊盘上的导线与要与微计算机芯片连接的两行导电焊盘中的外侧的行中的焊盘连接。

主权项

一种半导体器件，包括：第一布线基板（3），所述第一布线基板（3）包括第一上表面、在第一上表面上形成的多个第一上导电焊盘（7p）、在所述第一上表面上形成的多个第二上导电焊盘（8p）、与所述第一上表面相对的第一下表面、在所述第一下表面上形成的多个外部输入/输出导电焊盘（9p）、以及在第一下表面上形成的多个测试导电焊盘（10p），所述第一布线基板（3）的所述第二上导电焊盘（8p）分别与所述第一布线基板（3）的所述第一上导电焊盘（7p）电连接，并且所述第一布线基板（3）的所述测试导电焊盘（10p）与所述第一布线基板（3）的所述第一上导电焊盘（7p）和所述第一布线基板（3）的所述第二上导电焊盘（8p）都分别电连接；安装在所述第一上表面上的第一半导体芯片（2），所述第一半导体芯片（2）与第一布线基板（3）的第一上导电焊盘（7p）电连接；第二布线基板（5），所述第二布线基板（5）包括第二上表面、在所述第二上表面上形成的多个第三上导电焊盘（17）、以及与所述第二上表面相对的第二下表面、和在所述第二下表面上形成的多个第二下导电焊盘（18），所述第二布线基板（5）的所述第二下导电焊盘（18）分别与所述第二布线基板（5）的所述第三上导电焊盘（17）电连接，并且所述第二布线基板（5）被层叠在所述第一布线基板（3）之上以使得所述第二下表面面向所述第一上表面；安装在所述第二上表面上的第二半导体芯片（4），所述第二半导体芯片（4）与所述第二布线基板（5）的所述第三上导电焊盘（17）电连接；并且在所述第一布线基板（3）的所述外部输入/输出导电焊盘（9p）分别形成的多个第一焊球（13），所述多个第一焊球（13）没有形成在所述第一布线基板（3）的测试导电焊盘（10p）；其中，所述第二布线基板（5）的所述第二下导电焊盘（18）与所述第一布线基板（3）的第二上导电焊盘（8p）分别电连接；其中，所述第一布线基板（3）的第二上导电焊盘（8p）在平面图 中被配置在所述第一半导体芯片（2）周围，并且在平面图中被配置得比所述第一布线基板（3）的第一上导电焊盘（7p）更接近于所述第一上表面的外边缘部分；其中，所述第一布线基板（3）的所述第二上导电焊盘（8p）和所述第二布线基板（5）的第二下导电焊盘（18）分别形成于所述第一和第二布线基板（3，5）的外部区域，所述第一和第二布线基板（3，5）的外部区域位于所述第一和第二半导体芯片（2，4）的外边；并且其中，所述第一布线基板（3）的测试导电焊盘（10p）在平面图中被配置在所述外部输入/输出导电焊盘（9p）的周围，并且在平面图中被配置得比所述第一布线基板（3）的所述外部输入/输出导电焊盘（9p）更接近于所述第一下表面的外边缘部分。