[发明专利]具有动态锁步支持的高速缓存存储器无效
申请号: | 201210116609.6 | 申请日: | 2012-04-19 |
公开(公告)号: | CN102750227A | 公开(公告)日: | 2012-10-24 |
发明(设计)人: | 威廉·C·莫耶 | 申请(专利权)人: | 飞思卡尔半导体公司 |
主分类号: | G06F12/08 | 分类号: | G06F12/08 |
代理公司: | 中原信达知识产权代理有限责任公司 11219 | 代理人: | 谢晨;刘光明 |
地址: | 美国得*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 公开了一种具有动态锁步支持的高速缓存存储器。可以以将高速缓存的第一部分(例如,81)专用于锁步模式执行,而提供第二(或剩余)部分(例如,82)用于非锁步执行模式的方式来划分高速缓存存储装置。例如,在使用被组织为集相关联高速缓存的高速缓存存储的实施例中,可以通过保留高速缓存中通道的子集以当在锁步模式中操作时使用来实现划分。剩余通道的一些或全部可用于当在非锁步执行模式中操作时使用。在一些实施例中,可以以相似的方式保留高速缓存集的子集而不是高速缓存通道,但为了具体说明,随后的说明书的大部分强调通道分区的实施例。 | ||
搜索关键词: | 具有 动态 支持 高速缓存 存储器 | ||
【主权项】:
一种用于操作计算系统的方法,所述计算系统包括多个处理器,每个处理器具有被划分为锁步分区和非锁步分区的关联高速缓存,所述方法包括:在操作的锁步模式和操作的非锁步模式之间动态地过渡,其中,在所述操作的锁步模式中,所述多个处理器的每个以时间对应来执行相同的代码序列,并且其中,在所述操作的非锁步模式中,所述多个处理器能够执行不同的代码序列;在所述非锁步模式中,满足来自所述锁步分区的至少一些加载命中和来自所述非锁步分区的至少一些其他加载命中;以及在所述锁步模式中,满足仅来自所述锁步分区的加载命中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于飞思卡尔半导体公司,未经飞思卡尔半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210116609.6/,转载请声明来源钻瓜专利网。
- 上一篇:一种新型电压互感器过流保护器
- 下一篇:一种真空开关重燃限制器