[发明专利]信号处理装置、方法、SERDES 和处理器有效
| 申请号： | 201210058431.4 | 申请日： | 2012-03-08 |
| 公开（公告）号： | CN102710240A | 公开（公告）日： | 2012-10-03 |
| 发明（设计）人： | 童小林;郑定纬 | 申请（专利权）人： | 浙江彩虹鱼通讯技术有限公司 |
| 主分类号： | H03K5/135 | 分类号： | H03K5/135 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人： | 孙宝海 |
| 地址： | 310024 浙江省杭*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种信号处理方法、装置以及SERDES和处理器，涉及信号处理技术领域。该装置中信号发送模块包括与时钟发生器相连的过采样编码器，用于接收W路并行输入信号，对W路并行输入信号进行R倍过采样编码；信号接收模块包括与时钟发生器相连的解码合成器，用于对来自解串器的并行信号进行解码和R倍合成以获得W路并行输入信号。本发明完成SERDES功能时，可以不需要时钟恢复电路等功能模块，因此简化了SERDES处理器或者芯片的功能模块，使更小体积的实现成为可能。 | ||
| 搜索关键词： | 信号 处理 装置 方法 serdes 处理器 | ||
【主权项】：
一种信号处理装置，其特征在于，包括：时钟发生器，用于产生时钟信号；信号发送模块，所述信号发送模块包括：与所述时钟发生器相连的过采样编码器，用于接收W路并行输入信号，对W路并行输入信号进行R倍过采样编码，输出编码后并行信号，其中，W、R为大于等于2的整数；与所述时钟发生器相连的串行器，用于接收来自所述过采样编码器的所述编码后的并行信号，将所述编码后的并行信号转换为串行信号；发送器，用于接收来自所述串行器的串行信号，输出差分串行输出信号；和/或信号接收模块，所述信号接收模块包括：接收器，用于接收差分串行输入信号，输出串行输入信号；与所述时钟发生器相连的解串器，用于对来自所述接收器的串行输入信号进行解串获得并行信号；与所述时钟发生器相连的解码合成器，用于对来自所述解串器的并行信号进行解码和R倍合成以获得W路并行输入信号，其中，W、R为大于等于2的整数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浙江彩虹鱼通讯技术有限公司，未经浙江彩虹鱼通讯技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210058431.4/，转载请声明来源钻瓜专利网。
- 上一篇：甘蔗节芽育苗及其栽培方法
- 下一篇：用于具有高电压电气系统的车辆的电加热装置
