[发明专利]具超低介电常数层间介电质的双大马士革结构的形成方法无效
申请号: | 201210047393.2 | 申请日: | 2012-02-28 |
公开(公告)号: | CN102683268A | 公开(公告)日: | 2012-09-19 |
发明(设计)人: | 徐强 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 上海新天专利代理有限公司 31213 | 代理人: | 王敏杰 |
地址: | 201210 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及半导体制造领域,尤其涉及一种具有超低介电常数层间介电质的铜双大马士革结构的形成方法。本发明一种具有超低介电常数层间介电质的铜双大马士革结构的形成方法,通过先利用传统工艺形成中层间介电质层为低介电常数薄膜的铜双大马士革结构,然后再利用干法蚀刻工艺选择性的将铜线间的介电质薄膜去除,随后用超低介电常数薄膜对其进行填充,并进行紫外光照射以降低介电常数薄膜,使得采用本发明方法所制备的铜双大马士革结构,其层间介电质不会受到后续干法蚀刻工艺的影响而产生介电常数升高的现象,不仅能与传统工艺具有较高的兼容性,且其层间介电质的力学性能要好,便于工艺整合。 | ||
搜索关键词: | 具超低 介电常数 层间介电质 大马士革 结构 形成 方法 | ||
【主权项】:
一种具有超低介电常数层间介电质的铜双大马士革结构的形成方法,其特征在于,包括以下步骤:步骤S1:在一硅衬底上依次淀积介电阻挡层、低介电常数层间介电质层和绝缘层,旋涂光刻胶覆盖所述绝缘层的上表面,曝光显影后进行通孔刻蚀工艺,以形成通孔;步骤S2:再次旋涂光刻胶充满通孔及覆盖剩余绝缘层的上表面,曝光显影后进行沟槽刻蚀工艺,以形成沟槽;步骤S3:电镀铜充满沟槽及覆盖再次刻蚀后剩余绝缘层的上表面,进行平坦化工艺,形成低介电常数层间介电质的铜双大马士革结构;步骤S4:旋涂光刻胶覆盖剩余铜和再次刻蚀后剩余绝缘层的上表面,曝光显影后进行薄膜沟槽刻蚀工艺,形成超低介电常数薄膜沟槽;步骤S5:沉积超低介电常数介电质层充满所述薄膜沟槽并覆盖剩余铜和第三次刻蚀后剩余绝缘层的上表面,采用紫外线对所述超低介电常数介电质层进行照射后,继续平坦化工艺,形成超低介电常数层间介电质的铜双大马士革结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210047393.2/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造