[发明专利]半导体器件有效

专利信息
申请号: 201110408212.X 申请日: 2011-12-06
公开(公告)号: CN102544008A 公开(公告)日: 2012-07-04
发明(设计)人: 吉久康树;新田哲也 申请(专利权)人: 瑞萨电子株式会社
主分类号: H01L27/088 分类号: H01L27/088
代理公司: 北京市金杜律师事务所 11256 代理人: 陈伟;孟祥海
地址: 日本神*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种半导体器件,其抑制电子从输出晶体管的形成区域向其它元件的形成区域的移动的效果高、并能够抑制元件的错误动作。具备半导体衬底(SUB)、一对注入源元件(DR)、有源势垒结构(AB)以及p型接地区域(PGD)。半导体衬底(SUB)具有主表面且在内部具有p型区域。一对注入源元件(DR)形成在p型区域上且形成在主表面上。有源势垒结构(AB)配置在主表面上被一对注入源元件(DR)夹持的区域上。p型接地区域(PGD)是如下的区域:形成在避开主表面上被一对注入源元件(DR)夹持的区域而与一对注入源元件(DR)和有源势垒结构(AB)相比更靠近主表面的端部侧,并且与p型区域电连接,能够施加接地电位。p型接地区域(PGD)在与一对注入源元件(DR)所夹持的区域相邻的区域上断开。
搜索关键词: 半导体器件
【主权项】:
一种半导体器件,其具备:半导体衬底,其具有主表面且在内部具有p型区域;一对注入源元件,其形成在上述p型区域上且形成在上述主表面上;有源势垒结构,其配置在上述主表面上被上述一对注入源元件夹持的区域上;以及p型接地区域,其形成在避开上述主表面上被上述一对注入源元件夹持的上述区域而与上述一对注入源元件和上述有源势垒结构相比更靠近上述主表面的端部侧,并且与上述p型区域电连接,能够施加接地电位,其中,上述p型接地区域在与上述一对注入源元件所夹持的上述区域相邻的区域上被断开。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201110408212.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top