[发明专利]记忆体及其制作方法有效
申请号: | 201110319436.3 | 申请日: | 2011-10-13 |
公开(公告)号: | CN103050445A | 公开(公告)日: | 2013-04-17 |
发明(设计)人: | 黃竣祥 | 申请(专利权)人: | 旺宏电子股份有限公司 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247;H01L27/115 |
代理公司: | 北京中原华和知识产权代理有限责任公司 11019 | 代理人: | 寿宁;张华辉 |
地址: | 中国台湾新竹*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明是有关于一种记忆体及其制作方法。该制作方法是先在基底上形成多条在第一方向延伸的堆叠结构。每一堆叠结构包括多个第一绝缘层与多个第二绝缘层。这些第一绝缘层堆叠于基底上,且第二绝缘层分别位于相邻的第一绝缘层之间。然后在每一堆叠结构中形成多条在第一方向延伸的沟槽。这些沟槽位于每一第二绝缘层的相对二侧。接着,在沟槽中填入第一导体层。之后,在这些堆叠结构上形成多条在第二方向延伸的电荷储存结构以及在每一电荷储存结构上形成第二导体层。本发明藉由在基板上交替堆叠具有不同蚀刻速率的绝缘层,并藉由蚀刻部分绝缘层来形成填入位元线的区域,可以突破现有微影技术的限制形成具有较小尺寸的位元线,提高记忆体的记忆密度。 | ||
搜索关键词: | 记忆体 及其 制作方法 | ||
【主权项】:
一种记忆体的制作方法,其特征在于其包括以下步骤:在一基底上形成多条在一第一方向延伸的堆叠结构,每一堆叠结构包括多个第一绝缘层以及多个第二绝缘层,该些第一绝缘层堆叠于该基底上,且该些第二绝缘层分别位于相邻的该些第一绝缘层之间;在每一堆叠结构中形成多条在该第一方向延伸的沟槽,该些沟槽位于每一第二绝缘层的相对二侧;在该些沟槽中填入一第一导体层;以及在该些堆叠结构上形成多条在一第二方向延伸的电荷储存结构以及在每一电荷储存结构上形成一第二导体层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司,未经旺宏电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110319436.3/,转载请声明来源钻瓜专利网。
- 上一篇:固定式油漆混料装置
- 下一篇:一种无热化的双视场中波光学系统
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造