[发明专利]一种沟槽式半导体功率器件栅极导出设计制造方法

摘要

本发明涉及一种沟槽式半导体功率器件栅极导出设计制造方法，包含有元胞区和栅极总线导出区，元胞区一般位于版图设计的中央区域，由若干重复性单元构成，表面由接触孔金属引出，构成MOSFET源电极，背面由金属层和低电阻单晶硅衬底层作为MOSFET漏极，其中穿插沟槽式网状或条状多晶硅栅极，栅极总线导出一般位于元胞区的外侧，将元胞区多晶硅栅极引出至与顶层金属相连；节省多晶刻板；达到和原始设计相当的性能。

主权项

一种沟槽式半导体功率器件栅极导出设计制造方法，包含有元胞区和栅极总线导出区，特征在于：元胞区一般位于版图设计的中央区域，由若干重复性单元构成，表面由接触孔金属引出，构成MOSFET源电极，背面由金属层和低电阻单晶硅衬底层作为MOSFET漏极，其中穿插沟槽式网状或条状多晶硅栅极，栅极总线导出一般位于元胞区的外侧，将元胞区多晶硅栅极引出至与顶层金属相连，低电阻单晶硅衬底层、高电阻单晶硅外延层，在外延层上形成的掺杂类型相异的阱区，沟槽式多晶硅栅，多晶硅栅两旁的源掺杂区，介质隔离层，顶部金属层，顶层金属通过穿过介质隔离层的金属通孔与源掺杂区连通，低电阻单晶硅衬底层、高电阻单晶硅外延层，沟槽式多晶硅栅，介质隔离层，顶部金属层，顶层金属穿过介质隔离层与沟槽式多晶硅栅连通，沟槽式多晶硅栅，包含一层多晶硅本体和一层硅化合物形成的栅介质隔离层。