[发明专利]用于半导体器件的3D沟道结构

摘要

本发明描述了包含3D沟道结构的半导体器件和用于制作这样的器件的方法。该3D沟道结构由双沟槽结构形成，该双沟槽结构包含沿x和y方向沟道延伸且被台面隔开的多个下沟槽以及沿y方向延伸且位于衬底的上部中并接近源区的上沟槽。因此，在主要线形沟槽内形成较小的柱沟槽。这种结构产生了额外的沟道区，这些沟道区基本上垂直于常规的线形沟道对齐。这些沟道区，常规的和垂直的，都由它们的角部和顶部区电连接，以在所有的三个维度上产生较高的电流。通过这样的结构，可以使半导体器件获得较高的沟道密度、较强的反型层、以及更一致的阈值分布。其他的实施例也进行了描述。

主权项

一种半导体器件，包括：半导体衬底，在所述衬底的上部中包含源区；双沟槽结构，位于所述衬底的上部中，其中，所述双沟槽结构包含有沿x和y两个方向沟道延伸且被台面隔开的多个下沟槽以及沿y方向延伸且位于所述衬底的上部中并接近所述源区的上沟槽；氧化物层，位于所述下沟槽的底部、侧壁上、以及所述上沟槽的侧壁上；导电或半导电层的第一部分，位于所述下沟槽中的所述氧化物层上；以及导电或半导电层的第二部分，位于所述第一导电层和所述台面上。