[发明专利]用于半导体器件的3D沟道结构

说明书

1.技术领域

本发明总体上涉及半导体器件和用于制作这种器件的方法。更具体地，本发明描述了包含一种三维(3D)沟道结构的半导体器件和用于制作这些器件的方法。

2.背景技术

在集成电路(IC)制造中，诸如晶体管这样的半导体器件可以在典型地由硅制成的半导体晶片或衬底上形成。一类器件，金属氧化硅场效应晶体管(MOSFET)器件，能在许多应用中得以广泛使用，包括汽车用电子设备、磁盘驱动器以及电源。通常地，这些器件的功能是作为开关，并且用它们将电源连接至负载(load)。当开关关闭时，MOSFET器件的电阻应当尽可能的小。否则，就会费电并且可能产生过量的热。

在图8中描述了一类MOSFET，即沟槽MOSFET。栅102和104在沟槽内形成并分别由栅氧化物层106和108所围绕。该MOSFET器件100能在N-外延层110内形成。N+源区112形成在外延层110的表面处。P+接触区114也形成在外延层110的表面处。P-本体区116位于N+源区112以及P+接触区114的下面。金属源接触点118与源区112相接触并将源区112短接至P+接触区114和P本体区116。

该N-外延层110形成在衬底120上，且漏极接触点(未显示)位于衬底120的底部处。用于栅102和104的接触点也未显示，但却通常是通过延伸导电栅材料到沟槽的外部并在远离各个单元的地方形成金属接触点来制造的。该栅典型地由磷或者硼掺杂多晶硅制成。

在该衬底120与该P本体116之间的N-外延层110的区111通常比该衬底120更轻度地掺杂N型杂质。这增强了MOSFET100经受高压的能力。区111有时候会被称为“轻度掺杂”或者“漂移”区(“漂移”意指在电场内载流子的运动)。漂移区111和衬底120构成MOSFET100的漏极。

造成沟槽结构引人注意的一个特性是电流竖直地穿过该MOSFET的沟道。这使得单元密度比其他MOSFET的更高，在其他MOSFET中电流水平地穿过沟道并且然后竖直地穿过漏极。较大的单元密度通常意味着每个单位面积的衬底能够制造更多的MOSFET，由此增加包含沟槽MOSFET的半导体器件的产量。

发明内容

本申请涉及包含3D沟道结构的半导体器件和用于制作这样的器件的方法。该3D沟道结构由双沟槽结构形成，该双沟槽结构包含沿x和y方向沟道延伸且被台面(mesa)隔开的多个下沟槽以及沿y方向延伸且位于衬底的上部中并接近源区的上沟槽。因此，在主要线形沟槽内形成较小的柱沟槽。这种结构产生了额外的沟道区，这些沟道区基本上垂直于常规的线形沟道对齐。这些沟道区，常规的和垂直的，都由它们的角部和顶部区电相连，以在所有的三个维度上产生较高的电流。通过这样的结构，可以使半导体器件获得较高的沟道密度、较强的反型层(inversion layer)、以及更一致的阈值分布。

附图说明

参照附图能对下面的描述有更好的理解，附图中：

图1示出了在两个不同半导体器件的沟槽内形成的沟道区的一些实施例；

图2描绘了在两个不同半导体器件的沟槽内形成的沟道区的其他实施例；

图3也示出了在两个不同半导体器件的沟槽内形成的沟道区的其他实施例；

图4描绘了在沟槽内包含3D沟道结构的半导体器件的一些实施例；

图5示出了包含3D沟道结构的半导体器件的其他实施例；

图6示出了包含3D沟道结构的沟槽功率MOSFET器件的一些实施例；

图7描绘了特殊导通电阻趋势，其随包含沟槽3D沟道结构的半导体器件的一些实施例中的沟槽宽度而变化；以及

图8示出了常规沟槽MOSFET器件。

这些图说明了半导体器件以及用于制造这样的器件的方法的特殊方面。与下面的描述一起，这些图阐明并解释了这些方法的原理以及通过这些方法产生的结构。在这些图中，层和区的厚度为了表示清楚而被夸大。还将理解的是，当层、部件或者衬底被称作位于其他层、部件或衬底“上”时，它能够是直接在其他层、部件或衬底上，或者也可以存在中间层。不同附图中的相同的参考标号代表相同的元件，所以将不会重复对它们的描述。

具体实施方式