[发明专利]用于半导体器件的3D沟道结构

权利要求书

1.一种半导体器件，包括：

半导体衬底，在所述衬底的上部中包含源区；

双沟槽结构，位于所述衬底的上部中，其中，所述双沟槽结构包含有沿x和y两个方向沟道延伸且被台面隔开的多个下沟槽以及沿y方向延伸且位于所述衬底的上部中并接近所述源区的上沟槽；

氧化物层，位于所述下沟槽的底部、侧壁上、以及所述上沟槽的侧壁上；

导电或半导电层的第一部分，位于所述下沟槽中的所述氧化物层上；以及

导电或半导电层的第二部分，位于所述第一导电层和所述台面上。

2.根据权利要求1所述的器件，其中，所述器件包含沿x、y、和z方向延伸以形成三维沟道结构的沟道。

3.根据权利要求1所述的器件，其中，所述下沟槽的上部通到所述上沟槽的下部。

4.根据权利要求1所述的器件，其中，所述氧化物层还位于所述台面的上部上。

5.根据权利要求4所述的器件，其中，电流在三个维度上流过所述双沟槽结构。

6.根据权利要求1所述的器件，其中，所述下沟槽沿x方向的宽度大于隔开相邻下沟槽的所述台面的长度。

7.根据权利要求1所述的器件，其中，所述下沟槽的宽度在约0.01到约10μm的范围内，且长度在约0.01至约10μm的范围内。

8.根据权利要求1所述的器件，其中，导电或半导电层的所述第一部分形成第一层，并且不同的导电或半导电层的所述第二部分形成第二层。

9.根据权利要求8所述的器件，其中，所述第一部分被沉积以覆盖所述台面，并且所述第二层被沉积在所述第一层上。

10.一种包含三维沟道结构的沟槽MOSFET器件，包括：

硅衬底，在其上部中具有外延层，所述外延区在其上部中包含源区；

双沟槽结构，位于所述衬底的上部中，其中，所述双沟槽结构包含有沿x和y方向延伸且被台面隔开的多个下沟槽以及沿y方向延伸且位于所述衬底的上部中并接近所述源区的上沟槽；

栅氧化物层，位于所述下沟槽的底部、侧壁上、以及所述上沟槽的侧壁上；

多晶硅栅，位于所述下沟槽中的所述氧化物层上；

导电层，位于所述多晶硅栅和所述台面上且在所述上沟槽中；以及

绝缘层，位于所述上沟槽中的所述导电层上且位于所述源区之间。

11.根据权利要求10所述的器件，其中，所述器件包含沿x、y、和z方向延伸以形成三维沟道结构的沟道。

12.根据权利要求10所述的器件，其中，所述氧化物层还位于所述台面的上部上。

13.根据权利要求12所述的器件，其中，电流在三个维度上流过所述双沟槽结构。

14.根据权利要求10所述的器件，其中，所述下沟槽沿x方向的宽度大于隔开相邻下沟槽的所述台面的长度。

15.根据权利要求10所述的器件，其中，所述下沟槽的宽度在约0.01到约10μm的范围内，且长度在约0.01至约10μm的范围内。

16.根据权利要求10所述的器件，其中，所述下沟槽之间的台面宽度能够被调节以控制阈值电压和反型层，而不改变掺杂分布。

17.根据权利要求10所述的器件，进一步包括围绕所述外延层的导电屏蔽和屏蔽氧化物层。