[发明专利]一种利用FPGA实现多串口扩展的方法无效
| 申请号： | 201010600916.2 | 申请日： | 2010-12-17 |
| 公开（公告）号： | CN102541799A | 公开（公告）日： | 2012-07-04 |
| 发明（设计）人： | 刘升;何健 | 申请（专利权）人： | 西安奇维测控科技有限公司 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 710077 陕西省西安*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种利用FPGA实现多串口扩展的方法，包括：处理器和FPGA，其通过并行总线和DSP数据线、地址线相连；构建串口顶层控制模块，定义寄存器，用于配置串口工作方式；串口顶层控制模块包括9个供DSP配置的寄存器；串口顶层控制模块还包括5个状态寄存器，用于返回当前串口工作状态；配置波特率的寄存器；通过处理器和FPGA配合，其通过并行总线和DSP数据线、地址线完成对上述寄存器的操作，实现串口扩展功能。本发明可实现基于并行总线的UART接口扩展；具有体积小、功耗低、高可靠性、高安全性、系统成本低等优点；具有专用串口扩展芯片的所有功能。 | ||
| 搜索关键词： | 一种 利用 fpga 实现 串口 扩展 方法 | ||
【主权项】：
一种利用FPGA实现多串口扩展的方法，其特征在于，该方法包括：处理器和FPGA，其通过并行总线和DSP数据线、地址线相连；构建串口顶层控制模块，定义寄存器，用于配置串口工作方式；(1)所述串口顶层控制模块包括9个供DSP配置的寄存器；分别定义如下：■4个配置波特率的寄存器BR10、BR32、BR54和BR76；■S_CHANNEL是通道选择寄存器；■S_INT_DEPTH是中断深度寄存器；■INT_MASK是中断屏蔽寄存器；■PARITY_ENABLE校验位使能寄存器；■PARITY_SELECT校验位选择寄存器；(2)所述串口顶层控制模块还包括5个状态寄存器，用于返回当前串口工作状态；分别定义如下：■UARTINT是中断状态寄存器；■EMPTY接收FIFO空寄存器；■FULL发送FIFO满寄存器；■PARITY_ENABLE校验位使能寄存器；■PARITY_SELECT校验位选择寄存器；(3)配置波特率的寄存器；参见表1(4)通过处理器和FPGA配合，其通过并行总线和DSP数据线、地址线完成对上述寄存器的操作，实现串口扩展功能。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安奇维测控科技有限公司，未经西安奇维测控科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010600916.2/，转载请声明来源钻瓜专利网。
