[发明专利]一种利用FPGA实现多串口扩展的方法

说明书

技术领域

本发明属于串口通信技术领域，使用现场可编程器件FPGA为接口实现数字信号处理器DSP和外部异步通信接口UART通信。具体涉及一种利用VHDL语言编程实现多串口扩展的方法。

背景技术

现场可编程器件FPGA是近些年广泛应用的器件，它具有集成度高、体积小、功耗低、高可靠性、高安全性、系统成本低、灵活性好便于连接等特点，因而在现代电子技术中得到广泛应用。FPGA片内有丰富的资源，其众多的输入输出口可以由用户自由定义数据宽度直接和处理器数据线地址线相连，甚至不需要电平转换。芯片的供应商也提供丰富的集成库资源供用户调用，因此使得FPGA的应用非常方便。利用VHDL编程技术可以很方便地在FPGA片内实现数字信号电路的功能。

当前多串口扩展技术中，除了使用专用串口扩展芯片外，已经普遍应用FPGA作为串口扩展器件。现在公知的功能是利用FPGA实现专用串口扩展芯片的功能，但是少有文档提及到如何实现，而且它不能满足用户数据的多样性，从而不能在各种应用环境下发挥最大的效能。

发明内容

本发明的目的在于提供了一种利用FPGA实现多串口扩展的方法，其解决了背景技术中无法实现多串口扩展，不能满足用户数据的多样性，从而不能在各种应用环境下发挥最大的效能的技术问题。

本发明用到的处理器型号TMS320C6713，FPGA型号X3CS400。其可通过并行总线和DSP数据线、地址线相连，也可通过改变以SPI方式相连(本发明不做讲述)。通过DSP改变配置寄存器来改变串口工作方式，达到串口扩展目的并满足用户多样化需求。

本发明的技术解决方案是：

一种利用FPGA实现多串口扩展的方法，其特殊之处在于，该方法包括：处理器和FPGA，其通过并行总线和DSP数据线、地址线相连；

构建串口顶层控制模块，定义寄存器，用于配置串口工作方式；

(1)所述串口顶层控制模块包括9个供DSP配置的寄存器；

分别定义如下：

■4个配置波特率的寄存器BR10、BR32、BR54和BR76；

■S_CHANNEL是通道选择寄存器；

■S_INT_DEPTH是中断深度寄存器；

■INT_MASK是中断屏蔽寄存器；

■PARITY_ENABLE校验位使能寄存器；

■PARITY_SELECT校验位选择寄存器；

(2)所述串口顶层控制模块还包括5个状态寄存器，用于返回当前串口工作状态；

分别定义如下：

■UARTINT是中断状态寄存器；

■EMPTY接收FIFO空寄存器；

■FULL发送FIFO满寄存器；

■PARITY_ENABLE校验位使能寄存器；

■PARITY_SELECT校验位选择寄存器；

(3)配置波特率的寄存器；参见表1

(4)通过处理器和FPGA配合，其通过并行总线和DSP数据线、地址线完成对上述寄存器的操作，实现串口扩展功能。

上述中断状态寄存器：bit[7:0]分别对应通道7～0的中断状态，相应位为5-1表示对应通道产生中断，为0表示无中断；8个串口可以并行工作，FPGA中有与其对应的8路FIFO，当发生中断时，DSP需要知道是哪路发过来的，所以就有中断状态寄存器。

上述中断深度寄存器：可编程的中断深度，如：写128表示通道接收128个字节产生中断；UART将接收到的数据转化成并行数据放在FIFO中，当有多少字节就可以产生中断，并将数据传递给DSP，DSP要一次从FIFO中取多少字节数，所以就有中断屏蔽寄存器。

上述FIFO满寄存器：bit[7:0]分别对应通道7～0的发送FIFO状态，为1表示对应FIFO满，为0表示对应FIFO不满。

上述FIFO空寄存器：bit[7:0]分别对应通道7～0的接收FIFO状态，为1表示对应FIFO空，为0表示对应FIFO不空。

上述中断屏蔽寄存器：bit[7:0]分别对应通道7～0，相应位为1表示使能对应通道的中断，为0表示禁止相应通道产生中断；DSP数据线对中断进行处理，但是当DSP认为这段数据不重要，或者可以抛弃，那么它可以使用中断屏蔽寄存器将这路的中断屏蔽掉。

上述校验位使能寄存器：bit[7:0]分别对应通道7～0，相应位为1表示使能对应通道的校验位，为0表示无校验。