[发明专利]一种N沟道JFET集成放大器的制造方法有效

专利信息
申请号: 201010571942.7 申请日: 2010-12-03
公开(公告)号: CN102130053A 公开(公告)日: 2011-07-20
发明(设计)人: 潘廷龙;陈计学;倪国志 申请(专利权)人: 华东光电集成器件研究所
主分类号: H01L21/8232 分类号: H01L21/8232;H01L21/761;H01L21/337
代理公司: 安徽省蚌埠博源专利商标事务所 34113 代理人: 杨晋弘
地址: 233042 安*** 国省代码: 安徽;34
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种N沟道JFET集成放大器的制造方法,其制造方法包括在Si片上制作单一的具有P+隔离区的步骤,以及在该P+隔离区内制作栅、源、漏极的步骤,其特征在于:在Si片上制作出两个以上独立的P+隔离区,在每个P+隔离区外围再制作一个N+隔离区,然后在每个P+隔离区内制作栅、源、漏极。本发明采用了集成化的N沟道JFET设计,在制造方法上通过制造出的N+隔离区、P+隔离区的双隔技术,具有如下优点:(1)采用了双隔离技术,彻底消除了电路漏电的可能,消除了各个独立工作单元之间的相互串扰。(2)实现了N沟JFET放大器的集成化。(3)缩小了集成电路所占有的空间,更大程度上保证了电路的温度性能,减小了噪声,其作为输入极的集成运放具有更高的速度和更宽的带宽以及更高的输入阻抗,提高了极限频率,保证了较小的功耗,加强了抗辐照的能力。
搜索关键词: 一种 沟道 jfet 集成 放大器 制造 方法
【主权项】:
一种N沟道JFET集成放大器的制造方法,包括:在Si片上制作单一的具有P+隔离区的步骤,以及在该P+隔离区内制作栅、源、漏极的步骤,其特征在于:在Si片上制作出两个以上独立的P+隔离区,在每个P+隔离区外围再制作一个N+隔离区,然后在每个P+隔离区内制作栅、源、漏极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华东光电集成器件研究所,未经华东光电集成器件研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201010571942.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top