[发明专利]一种N沟道JFET集成放大器的制造方法

权利要求书

1.一种N沟道JFET集成放大器的制造方法，包括：在Si片上制作单一的具有P+隔离区的步骤，以及在该P+隔离区内制作栅、源、漏极的步骤，其特征在于：在Si片上制作出两个以上独立的P+隔离区，在每个P+隔离区外围再制作一个N+隔离区，然后在每个P+隔离区内制作栅、源、漏极。

2.根据权利要求1所述的一种N沟道JFET集成放大器的制造方法，其特征在于包括以下步骤：

(1)埋层氧化，即在硅片表面生长一层SiO₂氧化层；

(2)P+埋层光刻，利用光刻技术，获得一组数量在两个以上的P+埋层图形；

(3)预氧化，在腐蚀开的每个P+埋层图形窗口处生长20nm厚的优质SiO₂氧化层；

(4)埋层硼注入，利用离子注入技术在每个P+埋层区掺入一定浓度硼杂质；

(5)埋层退火，利用高温扩散技术，将每个P+埋层区注入的硼杂质进行扩散分布；

(6)P-外延生长，在经过埋层退火后的硅片表面生长一层P-外延层；

(7)P+隔离氧化，在P-外延层表面生长一层SiO₂氧化层作为杂质扩散的掩蔽膜；

(8)P+隔离光刻，利用光刻技术形成与每个P+埋层区对应的P+隔离图形；

(9)P+隔离区注硼，利用离子注入技术，在每个P+隔离区注入一定浓度硼杂质；

(10)P+隔离区退火主扩散，利用高温扩散工艺，将注入的硼杂质推进扩散一定的结深，形成P+隔离区，然后去除SiO₂掩蔽膜；

(11)淀积LTO，在去除掩蔽膜硅片表面，利用LPCVD设备淀积一层1000nm±100nm的二氧化硅；

(12)N+隔离区光刻，利用光刻技术，形成对每个P+隔离区对应的N+隔离区图形；

(13)N+隔离区磷预涂，利用氧化扩散技术，将每个N+隔离区内掺入磷杂质；

(14)N+隔离区主扩散，利用扩散技术，将预涂的磷杂质推进一定的结深，形成N+隔离区；

(15)N-沟道区光刻，利用光刻技术，对每个P+埋层区形成N-沟道区图形；

(16)N-沟道区磷注入，利用离子注入技术，在每个N-沟道图形区，掺入一定量的磷杂质；

(17)N-沟道区主扩，利用高温扩散技术，将每个N-沟道区注入的磷杂质推进一定的结深，形成导电沟道；

(18)N+源漏区光刻，利用光刻技术，在每个N-沟道区形成源漏区图形；

(19)源漏区注磷，利用离子注入技术，在每个源漏区注入一定计量的磷杂质；

(20)N+源漏区氧化推进，利用高温扩散技术，将注入的磷杂质氧化扩散再分布；

(21)P+栅区光刻，利用光刻技术，在源漏之间形成栅区图形；

(22)P+栅区注硼，利用离子注入技术，在栅区注入一定计量的硼杂质；

(23)P+栅区氧化推进，利用高温扩散技术，将注入的硼杂质氧化扩散再分布；

(24)后续工序，铝刻蚀，合金，使铝压点与硅形成良好的欧姆接触，完成集成JFET器件的制作。