[发明专利]一种N沟道JFET集成放大器的制造方法

说明书

技术领域

本发明属于半导体工艺技术领域，涉及一种用于低噪声前置放大的N沟JFET集成放大器制造工艺技术。

背景技术

N沟道JFET管是一种控制极由pn组成的场效应管，工作依赖于唯一一种载流子——电子或空穴的运动。这种器件由于其良好的性能在工业界广泛应用。然而目前业界所使用的N沟道JFET管都是分立器件，采用多个分立器件组成的放大器在控制噪声和减小功耗上是很困难的，它不但影响整体功能而且占用的空间较大。经检索，尚未发现有集成N沟道JFET管的报道。

发明内容

本发明的目的就是提供一种N沟JFET集成放大器的制造方法。

为了实现上述目的，本发明采用了如下技术方案：

一种N沟道JFET集成放大器的制造方法，包括：在Si片上制作单一的具有P+隔离区的步骤，以及在该P+隔离区内制作栅、源、漏极的步骤，其特征在于：在Si片上制作出至少两个P+隔离区，在每个P+隔离区外围再制作一个N+隔离区，然后在每个P+隔离区内制作栅、源、漏极。上述技术方案的本质是在一个Si片上制作多个N沟道JFET放大器，使多个N沟道JFET放大器构成集成器件。

根据上述基本技术方案，可以有以下进一步的技术方案：

(1)埋层氧化，即在硅表面生长一层SiO₂氧化层；

(2)P+埋层光刻，利用光刻技术，获得一组数量在两个以上的P+埋层图形；

(3)预氧化，在腐蚀开的每个P+埋层图形窗口处生长20nm厚的优质SiO₂氧化层；

(4)埋层硼注入，利用离子注入技术在每个P+埋层区掺入一定浓度硼杂质；

(5)埋层退火，利用高温扩散技术，将每个P+埋层区注入的硼杂质进行扩散分布；

(6)P-外延生长，在经过埋层退火后的硅片表面生长一层P-外延层(P型的单晶Si材料)；

(7)P+隔离氧化，在P-外延层表面生长一层SiO₂氧化层作为杂质扩散的掩蔽

(8)P+隔离光刻，利用光刻技术形成与每个P+埋层区对应的P+隔离图形；

(9)P+隔离区注硼，利用离子注入技术，在每个P+隔离区注入一定浓度硼杂质；

(10)P+隔离区退火主扩散，利用高温扩散工艺，将注入的硼杂质推进扩散一定的结深，实现PN结隔离，然后去除SiO₂掩蔽膜；

(11)淀积LTO，在去除掩蔽膜硅片表面，利用LPCVD设备淀积一层1000nm±100nm的二氧化硅；

(12)N+隔离区光刻，利用光刻技术，形成对每个P+埋层区(埋层区以外)对应的N+隔离区图形；

(13)N+隔离区磷预涂，利用氧化扩散技术，将每个N+隔离区内掺入磷杂质；

(14)N+隔离区主扩散，利用扩散技术，将预涂的磷杂质推进一定的结深，实现PN结隔离；

(15)N-(低浓度N参杂)沟道区光刻，利用光刻技术，对每个P+埋层区形成N-沟道区图形；

(16)N-沟道区磷注入，利用离子注入技术，在每个N-沟道图形区掺入一定量的磷杂质；

(17)N-沟道区主扩，利用高温扩散技术，将每个N-沟道区注入的磷杂质推进一定的结深，形成导电沟道；

(18)N+源漏区光刻，利用光刻技术，在每个N-沟道区形成源漏区图形；

(19)源漏区注磷，利用离子注入技术，在每个源漏区注入一定计量的磷杂质；

(20)N+源漏区氧化推进，利用高温扩散技术，将注入的磷杂质氧化扩散再分布；

(21)P+栅区光刻，利用光刻技术，在源漏之间形成栅区图形；

(22)P+栅区注硼，利用离子注入技术，在栅区注入一定计量的硼杂质；

(23)P+栅区氧化推进，利用高温扩散技术，将注入的硼杂质氧化扩散再分布；

(24)后续工序，铝刻蚀，合金，使铝压点与硅形成良好的欧姆接触，完成集成JFET器件的制作。

本发明采用了集成化的N沟道JFET设计，在制造方法上通过制造出的N+隔离区、P+隔离区的双隔技术，具有如下优点：(1)采用了双隔离技术，彻底消除了电路漏电的可能，消除了各个独立工作单元之间的相互串扰。(2)实现了N沟JFET放大器的集成化。(3)缩小了集成电路所占有的空间，更大程度上保证了电路的温度性能，减小了噪声，其作为输入极的集成运放具有更高的速度和更宽的带宽以及更高的输入阻抗，提高了极限频率，保证了较小的功耗，加强了抗辐照的能力。

制备出的N沟JFET集成放大器PCM器件参数指标如下：