[发明专利]封装晶片上的电子元件的方法有效
| 申请号： | 201010548135.3 | 申请日： | 2010-11-16 |
| 公开（公告）号： | CN102097338A | 公开（公告）日： | 2011-06-15 |
| 发明（设计）人： | 马克·费隆;文森特·贾里;劳伦特·巴罗 | 申请（专利权）人： | 意法半导体(图尔)公司 |
| 主分类号： | H01L21/50 | 分类号： | H01L21/50;H01L21/60;H01L21/768 |
| 代理公司： | 北京安信方达知识产权代理有限公司 11262 | 代理人： | 张春媛;阎娬斌 |
| 地址： | 法国*** | 国省代码： | 法国;FR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种封装电子元件的方法，包括以下步骤：在半导体晶片的第一表面形成电子元件；在第一表面上形成包括被绝缘材料分开的导电迹线和通孔的互连叠层；在互连叠层上形成第一接合焊盘和第二接合焊盘；减薄半导体晶片，但至少除其周缘外；用第一树脂层充满该减薄区域；安装至少一个第一芯片在第一接合焊盘上，并且在第二接合焊盘上形成焊料凸块；沉积第二树脂层覆盖第一芯片，以及部分覆盖焊料凸块；在第一树脂层上粘接胶带；并且将结构划片成单独的芯片。 | ||
| 搜索关键词： | 封装 晶片 电子元件 方法 | ||
【主权项】：
一种封装电子元件的方法，包括以下步骤：(a)在半导体晶片(10)的内部及第一表面上方形成电子元件；(b)在晶片的第一表面上形成包括被绝缘材料分开的导电迹线(20)和通孔的互连叠层(18)；(c)在互连叠层上形成第一接合焊盘和第二接合焊盘(24B，24A)；(d)减薄半导体晶片(10)，但至少除其周缘(28)外；(e)用第一树脂层(38)充满该减薄区域；(f)安装至少一个第一芯片(42)在第一接合焊盘(24B)上，并且在第二接合焊盘(24A)上形成焊料凸块(44)；(g)沉积第二树脂层(46)覆盖第一芯片(42)，以及部分覆盖焊料凸块(44)；(h)在第一树脂层(38)上粘接胶带(48)；并且(i)将结构划片成单独的芯片。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体(图尔)公司，未经意法半导体(图尔)公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010548135.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种单轨推拉窗密封结构
- 下一篇：利用纠错码和同步信息的数据行存储及传输
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
