[发明专利]半导体器件精细图案的制作方法

摘要

本发明提供了一种半导体器件精细图案的制作方法，在刻蚀目标层的表面沉积掺氮的碳化硅层，掺氮的碳化硅层与氧化层的刻蚀选择比很高，可以在刻蚀氧化层的同时尽量不对掺氮的碳化硅层进行刻蚀。第二次光刻时，图案化的光阻胶由于其下的平面凹凸不平，出现具有足部的缺陷，这一缺陷会逐层传递给掩膜图形氧化层，因此本发明对氧化层进行预定时间的过刻蚀，由于刻蚀氧化层的同时基本不对其下掺氮的碳化硅层进行刻蚀，所以过刻蚀只是在横向上消耗氧化层，消除光阻胶层传递下来的足部缺陷，从而使得最终刻蚀目标层经过刻蚀之后，具有规则的垂直形状。而且，本发明使得对刻蚀目标层进行刻蚀的掩膜图形高度相同，进一步获得了规则形状的精细图案。

主权项

一种半导体器件精细图案的制作方法，所述精细图案为相间排列的间隔和线，该方法包括：在半导体衬底上依次沉积刻蚀目标层、掺氮的碳化硅层、氧化层、不定性碳层和氮化层；在氮化层的表面依次涂布第一底部抗反射层和第一光阻胶层，并曝光显影图案化所述第一光阻胶层，图案化的第一光阻胶层的宽度定义精细图案的线宽；以图案化的第一光阻胶层为掩膜，依次对第一底部抗反射层、氮化层和不定性碳层进行刻蚀，至露出氧化层表面停止刻蚀；去除第一光阻胶层和第一底部抗反射层之后，在所述氮化层的表面依次涂布第二底部抗反射层和第二光阻胶层，并曝光显影图案化所述第二光阻胶层，图案化的第二光阻胶层的宽度定义精细图案的线宽；所述图案化的第二光阻胶层与图案化的第一光阻胶层定义的精细图案的线宽相等，且相间排列；以图案化的第二光阻胶层为掩膜，依次对第二底部抗反射层和氧化层进行刻蚀，刻蚀氧化层至显露出掺氮的碳化硅层时，继续刻蚀至预定时间；去除第二光阻胶层和第二底部抗反射层之后，显露出掩膜图形，所述掩膜图形为相间排列的的叠层和氧化层，所述叠层为至上而下依次沉积的氮化层、不定性碳层和氧化层；依次去除氮化层和不定性碳层；以掩膜图形氧化层为遮蔽，对掺氮的碳化硅层和刻蚀目标层依次进行刻蚀，形成精细图案；所述掩膜图形氧化层的宽度为精细图案的线宽，掩膜图形氧化层之间的空隙为间隔宽度。