[发明专利]一种闪存制作方法有效
申请号: | 201010123670.4 | 申请日: | 2010-03-12 |
公开(公告)号: | CN101800199A | 公开(公告)日: | 2010-08-11 |
发明(设计)人: | 张博 | 申请(专利权)人: | 上海宏力半导体制造有限公司 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247;H01L27/115 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 郑玮 |
地址: | 201203 上海*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种闪存制作方法,包括以下步骤:提供一基底;刻蚀一浅沟槽;进行离子注入,形成源极区;形成第一导体层以形成源极;形成第二氧化层和存储介质层,所述存储介质层材料为纳米硅;于存储介质层和基底上形成第三氧化层和第二导体层,对第二导体层进行刻蚀,以形成第一浮栅、第二浮栅和控制栅;于第二导体层和基底上形成第四氧化层和第三导体层,对第三导体层进行刻蚀,以形成第一选择栅和第二选择栅;进行离子注入,形成第一漏极区和第二漏极区;于所述第一漏极区和所述第二漏极区上形成第一漏极和第二漏极。本发明提供的闪存制作方法制作的闪存结构设计巧妙,能够有效的减少闪存的尺寸,从而提高衬底单位面积上的使用效率。 | ||
搜索关键词: | 一种 闪存 制作方法 | ||
【主权项】:
一种闪存制作方法,其特征在于包括以下步骤:提供一基底;于所述基底内刻蚀一浅沟槽;对所述基底进行第一次离子注入,于所述浅沟槽内形成源极区;于所述浅沟槽内形成第一导体层,定义所述第一导体层,以形成源极;于所述第一导体层上形成第二氧化层和存储介质层;于所述存储介质层和所述基底上形成第三氧化层和第二导体层,对所述第二导体层进行刻蚀,以形成第一浮栅、第二浮栅和控制栅;于所述第二导体层和所述基底上形成第四氧化层和第三导体层,对所述第三导体层进行刻蚀,以形成第一选择栅和第二选择栅,其中所述控制栅位于所述第一选择栅和所述第二选择栅之间;对所述基底进行第二次离子注入,于所述基底内形成第一漏极区和第二漏极区,所述第一漏极区和所述第二漏极区形成于所述源极区的两侧;于所述第一漏极区和所述第二漏极区上形成第一漏极和第二漏极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海宏力半导体制造有限公司,未经上海宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201010123670.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造