[发明专利]闪存储存装置、闪存控制器及数据写入方法有效
申请号: | 201010117087.2 | 申请日: | 2010-02-12 |
公开(公告)号: | CN102156619A | 公开(公告)日: | 2011-08-17 |
发明(设计)人: | 许智仁;黄意翔;吴宗霖 | 申请(专利权)人: | 群联电子股份有限公司 |
主分类号: | G06F3/06 | 分类号: | G06F3/06;G06F12/02 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 刘芳 |
地址: | 中国台湾*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种闪存储存装置、闪存控制器及数据写入方法。储存装置中的闪存包括多个实体区块,每一实体区块包括多个实体地址,上述实体地址包括至少一快速实体地址与至少一慢速实体位址地址。此方法包括将上述实体区块至少分组为数据区与备用区,设定预设区块数量并从备用区提取m个实体区块。此方法还包括接收具有写入数据与逻辑地址的写入指令,根据逻辑地址与预设区块数量决定m个实体区块所表示的暂存区的逻辑地址范围。并在判断写入数据所欲写入的所有逻辑地址在暂存区的逻辑地址范围内时,使用快速模式将写入数据写入至m个实体区块中。 | ||
搜索关键词: | 闪存 储存 装置 控制器 数据 写入 方法 | ||
【主权项】:
一种数据写入方法,用于具有一闪存的一储存装置,其中该闪存包括多个记忆胞且所述记忆胞划分为多个实体区块,每一所述实体区块包括多个实体地址,所述实体地址包括至少一快速实体地址与至少一慢速实体地址,且写入数据至该至少一快速实体地址的速度快于写入数据至该至少一慢速实体地址的速度,其中每一记忆胞用于储存n个位元,n为大于1的整数,该数据写入方法包括:将所述实体区块至少分组为一数据区与一备用区;设定一预设区块数量并从该备用区提取m个实体区块;配置多个逻辑区块且每一所述逻辑区块包括多个逻辑地址,其中每一所述逻辑区块映射该数据区的实体区块的其中之一;接收一主机所下达的一第一写入指令,该第一写入指令包括一第一写入数据与一第一逻辑地址;根据该第一逻辑地址与该预设区块数量决定该m个实体区块所表示的一暂存区的逻辑地址范围;判断该第一写入数据所欲写入的所有逻辑地址是否在该暂存区的逻辑地址范围内;以及当该第一写入数据所欲写入的所有逻辑地址在该暂存区的逻辑地址范围内时,则使用一快速模式将该第一写入数据写入至该m个实体区块中,其中在该快速模式中仅使用所述实体地址的快速实体地址来写入数据。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于群联电子股份有限公司,未经群联电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201010117087.2/,转载请声明来源钻瓜专利网。