[发明专利]布斯-华莱士树型乘法器无效
| 申请号： | 201010013538.8 | 申请日： | 2010-01-04 |
| 公开（公告）号： | CN101739231A | 公开（公告）日： | 2010-06-16 |
| 发明（设计）人： | 郝跃;林钰凯;李康;马佩军;史江义;王庆成 | 申请（专利权）人： | 西安电子科技大学 |
| 主分类号： | G06F7/52 | 分类号： | G06F7/52 |
| 代理公司： | 陕西电子工业专利中心 61205 | 代理人： | 王品华;朱红星 |
| 地址： | 710071*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种布斯-华莱士树型乘法器，主要解决现有乘法器延时较大，电路和版图实现复杂的问题。包括布斯编码电路、部分积中间态产生电路和部分积结果产生电路。布斯编码电路对乘数重新编码产生部分积倍数控制信号和符号控制信号，分别输出到部分积中间态产生电路和部分积结果产生电路；部分积中间态产生电路产生相应倍数的部分积中间态，并输出到部分积结果产生电路；部分积结果产生电路，依据部分积控制信号及部分积中间态电路产生结果产生最终的正、负部分积。本发明对部分积产生单元电路进行改进，减少了部分积压缩器级数及数目，有效提高了乘法器的运行速度，并减低电路及版图实现复杂度，可用于各类微处理器、数字信号处理器中。 | ||
| 搜索关键词： | 布斯 华莱士树型 乘法器 | ||
【主权项】：
一种布斯-华莱士树型乘法器包括：部分积产生电路、部分积压缩电路和最后两行部分积相加总的加法器电路，其特征在于部分积产生电路包括：布斯编码电路，用于对乘数重新编码以产生部分积的倍数控制信号和符号控制信号。部分积倍数控制信号输出到部分积中间态产生电路，部分积符号控制信号输出到部分积结果产生电路中。部分积中间态产生电路，根据布斯编码所产生的控制信号产生相应倍数的部分积中间态，并将部分积中间态输出到部分积结果产生电路中。部分积结果产生电路，依据布斯编码所产生的控制信号及部分积中间态电路的产生结果产生最终的正、负部分积。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安电子科技大学，未经西安电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010013538.8/，转载请声明来源钻瓜专利网。
