[发明专利]半导体装置和半导体装置的制造方法有效
| 申请号： | 200980145836.8 | 申请日： | 2009-10-23 |
| 公开（公告）号： | CN102217071A | 公开（公告）日： | 2011-10-12 |
| 发明（设计）人： | 菅井昭彦 | 申请（专利权）人： | 昭和电工株式会社 |
| 主分类号： | H01L29/47 | 分类号： | H01L29/47;H01L29/861;H01L29/872 |
| 代理公司： | 北京市中咨律师事务所 11247 | 代理人： | 段承恩;杨光军 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种高性能的半导体装置，其难以发生电场集中且可以抑制漏电流，可以减小PN结区域中的无效区域，可以充分地确保肖特基结区域的面积，可以效率良好且容易地制造。这样的半导体装置是下述的半导体装置：在由SiC形成的第1导电类型的半导体基板(1)的一个面上设置有PN结区域(7a)和肖特基结区域(7b)，在PN结区域(7a)具备设置于半导体基板(1)上的包含第2导电类型层(2)的剖视为梯形的凸状部(2a)和在凸状部(2a)的第2导电类型层(2)上形成欧姆接触的接触层(3)，肖特基电极(4)覆盖凸状部(2a)的侧面和接触层(3)，连续地设置于PN结区域(7a)和肖特基结区域(7b)。 | ||
| 搜索关键词： | 半导体 装置 制造 方法 | ||
【主权项】：
一种半导体装置，其特征在于，在由SiC形成的第1导电类型的半导体基板的一个面上，设置有PN结区域和肖特基结区域，所述PN结区域是第2导电类型层与所述半导体基板进行PN接合而成的，所述肖特基结区域是肖特基电极与所述半导体基板进行肖特基接触而成的，在所述PN结区域具备：设置于所述半导体基板上的包含所述第2导电类型层的剖视为梯形的凸状部；和在所述凸状部的所述第2导电类型层上形成欧姆接触的接触层，所述肖特基电极覆盖所述凸状部的侧面和所述接触层，并连续地设置于所述PN结区域和所述肖特基结区域。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于昭和电工株式会社，未经昭和电工株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200980145836.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种电子硅片的清洗方法
- 下一篇：真空腔室装置
- 同类专利
- 专利分类
