[发明专利]制造分裂栅存储器单元的方法有效
申请号: | 200980141501.9 | 申请日: | 2009-09-29 |
公开(公告)号: | CN102187455A | 公开(公告)日: | 2011-09-14 |
发明(设计)人: | M·T·赫里克;张克民;G·L·达洛尔;姜盛泽 | 申请(专利权)人: | 飞思卡尔半导体公司 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247;H01L27/115 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人: | 秦晨 |
地址: | 美国得*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种方法包括在半导体衬底(12)上形成第一层栅极材料(18);在第一层上形成硬掩模层(20);形成开口(22);在硬掩模层上和开口内形成电荷存储层(24);在电荷存储层上形成第二层(26)栅极材料;去除覆盖硬掩模层的第二层的部分和电荷存储层的部分,其中,第二层的第二部分仍留在开口内;在硬掩模层和第二部分上形成图案化掩模层(28、30、32),其中,图案化掩模层限定第一和第二位单元两者;以及使用图案化掩模层来形成第一和第二位单元,其中,第一和第二位单元中的每一个包括由第一层构成的选择栅极(38、40)和由第二层构成的控制栅极(34、36)。 | ||
搜索关键词: | 制造 分裂 存储器 单元 方法 | ||
【主权项】:
一种用于形成半导体结构的方法,该方法包括以下步骤:在半导体衬底上方形成栅极电介质层;在所述栅极电介质层上方形成第一层栅极材料;在所述第一层栅极材料上方形成硬掩模层;形成通过所述硬掩模层和所述第一层栅极材料的开口;在所述硬掩模层上方和所述开口内形成电荷存储层;在所述电荷存储层上方形成第二层栅极材料,其中,所述第二层栅极材料的厚度至少与所述第一层栅极材料和所述硬掩模层的总厚度一样大;去除覆盖所述硬掩模层的所述第二层栅极材料的部分和所述电荷存储层的部分,其中,所述去除使用所述硬掩模层作为终止层,并且其中,所述第二层栅极材料的第二部分保留在所述开口内;在所述硬掩模层上方和在所述开口内的所述第二层栅极材料的所述第二部分上方形成图案化掩模层,其中,所述图案化掩模层限定第一位单元和第二位单元两者;以及使用所述图案化掩模层来形成所述第一位单元和所述第二位单元,其中,所述第一位单元和所述第二位单元中的每一个包括由所述第一层栅极材料制成的选择栅极和由所述第二层栅极材料制成的控制栅极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于飞思卡尔半导体公司,未经飞思卡尔半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200980141501.9/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造