[发明专利]制造半导体薄膜的堆叠的方法无效
申请号: | 200980141442.5 | 申请日: | 2009-10-29 |
公开(公告)号: | CN102187451A | 公开(公告)日: | 2011-09-14 |
发明(设计)人: | D·朗德吕 | 申请(专利权)人: | S.O.I.TEC绝缘体上硅技术公司 |
主分类号: | H01L21/762 | 分类号: | H01L21/762 |
代理公司: | 北京戈程知识产权代理有限公司 11314 | 代理人: | 程伟;王锦阳 |
地址: | 法国*** | 国省代码: | 法国;FR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种用于制造堆叠的UTBOX型半导体结构的方法,所述方法包括:a)在施主衬底上形成电绝缘体层,b)通过绝缘体层向施主衬底中引入元素,c)在被称为最终衬底的第二衬底上形成电绝缘体层,d)键合两个衬底,两个绝缘体层限制水的扩散并且形成埋入两个衬底之间的厚度小于50nm的绝缘体层,在键合过程中,施主氧化物层的厚度至少等于键合氧化物层的厚度。 | ||
搜索关键词: | 制造 半导体 薄膜 堆叠 方法 | ||
【主权项】:
一种用于制造堆叠的UTBOX型半导体结构的方法,所述方法包括:a)在施主衬底(2)上形成对水的扩散形成阻挡或者能够限制该扩散的被称为施主氧化物层的第一电绝缘体层(4),b)在形成所述施主氧化物层(4)之后向所述施主衬底中引入元素,形成弱化层(21),c)在被称为最终衬底的第二衬底(3)上形成对水的扩散形成阻挡或者能够限制该扩散的被称为键合氧化物层的第二电绝缘体层(5),所述键合氧化物层严格薄于所述施主氧化物层(4);d)键合两个衬底,所述两个衬底都没有经过等离子体处理,使两个电绝缘体层相接触并且一起形成埋入两个衬底之间的被称为埋入氧化物层的绝缘体层(45),所述绝缘体层使得在键合过程中,所述施主氧化物层的厚度至少等于所述键合氧化物层的厚度,所述埋入氧化物层的厚度(et)小于50nm。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于S.O.I.TEC绝缘体上硅技术公司,未经S.O.I.TEC绝缘体上硅技术公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200980141442.5/,转载请声明来源钻瓜专利网。
- 上一篇:应力替换技术
- 下一篇:一种张紧器的安装结构
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造