[发明专利]制造半导体薄膜的堆叠的方法无效

专利信息
申请号: 200980141442.5 申请日: 2009-10-29
公开(公告)号: CN102187451A 公开(公告)日: 2011-09-14
发明(设计)人: D·朗德吕 申请(专利权)人: S.O.I.TEC绝缘体上硅技术公司
主分类号: H01L21/762 分类号: H01L21/762
代理公司: 北京戈程知识产权代理有限公司 11314 代理人: 程伟;王锦阳
地址: 法国*** 国省代码: 法国;FR
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种用于制造堆叠的UTBOX型半导体结构的方法,所述方法包括:a)在施主衬底上形成电绝缘体层,b)通过绝缘体层向施主衬底中引入元素,c)在被称为最终衬底的第二衬底上形成电绝缘体层,d)键合两个衬底,两个绝缘体层限制水的扩散并且形成埋入两个衬底之间的厚度小于50nm的绝缘体层,在键合过程中,施主氧化物层的厚度至少等于键合氧化物层的厚度。
搜索关键词: 制造 半导体 薄膜 堆叠 方法
【主权项】:
一种用于制造堆叠的UTBOX型半导体结构的方法,所述方法包括:a)在施主衬底(2)上形成对水的扩散形成阻挡或者能够限制该扩散的被称为施主氧化物层的第一电绝缘体层(4),b)在形成所述施主氧化物层(4)之后向所述施主衬底中引入元素,形成弱化层(21),c)在被称为最终衬底的第二衬底(3)上形成对水的扩散形成阻挡或者能够限制该扩散的被称为键合氧化物层的第二电绝缘体层(5),所述键合氧化物层严格薄于所述施主氧化物层(4);d)键合两个衬底,所述两个衬底都没有经过等离子体处理,使两个电绝缘体层相接触并且一起形成埋入两个衬底之间的被称为埋入氧化物层的绝缘体层(45),所述绝缘体层使得在键合过程中,所述施主氧化物层的厚度至少等于所述键合氧化物层的厚度,所述埋入氧化物层的厚度(et)小于50nm。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于S.O.I.TEC绝缘体上硅技术公司,未经S.O.I.TEC绝缘体上硅技术公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200980141442.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top