[发明专利]在集成电路器件中形成精细图案的方法有效
申请号: | 200910207744.X | 申请日: | 2009-10-22 |
公开(公告)号: | CN101728332A | 公开(公告)日: | 2010-06-09 |
发明(设计)人: | 李宁浩;沈载煌;朴尚容;朴载宽 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247;H01L21/311;H01L21/768;H01L27/115;G03F1/14 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 张波 |
地址: | 韩国*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种在集成电路器件中形成精细图案的方法。一种制造集成电路器件的方法包括分别在特征层的第一和第二区域上形成第一和第二掩模结构。每个掩模结构包括双掩模图案和蚀刻掩模图案。各向同性蚀刻第一和第二掩模结构的蚀刻掩模图案,以从第一掩模结构移除蚀刻掩模图案并保留蚀刻掩模图案在第二掩模结构上的至少一部分。在第一和第二掩模结构的相对侧壁上形成间隔物。采用蚀刻掩模图案在第二掩模结构上的部分作为掩模将第一掩模结构从第一区域的间隔物之间选择性地移除,以分别在第一和第二区域中限定第一和第二掩模图案。分别采用第一和第二掩模图案作为掩模来图案化特征层以在第一区域上限定第一特征并在第二区域上限定第二特征。 | ||
搜索关键词: | 集成电路 器件 形成 精细 图案 方法 | ||
【主权项】:
一种制造半导体器件的方法,该方法包括:分别在特征层的第一区域和第二区域上形成第一掩模结构和第二掩模结构,所述第一掩模结构和所述第二掩模结构中的每个包括双掩模图案和在该双掩模图案上的蚀刻掩模图案,该蚀刻掩模图案相对于所述双掩模图案具有蚀刻选择性;各向同性蚀刻所述第一掩模结构和所述第二掩模结构的蚀刻掩模图案,以从所述第一掩模结构移除蚀刻掩模图案并保留蚀刻掩模图案在所述第二掩模结构上的至少一部分;在所述第一掩模结构和所述第二掩模结构的相对侧壁上形成间隔物;以及采用蚀刻掩模图案在所述第二掩模结构上的部分作为掩模来从所述第一区域的间隔物之间选择性地移除所述第一掩模结构,以在所述第一区域中限定第一掩模图案并在所述第二区域中限定第二掩模图案,所述第一掩模图案包括相对的侧壁间隔物并且在相对的侧壁间隔物之间具有空隙,所述第二掩模图案包括相对的侧壁间隔物并且所述第二掩模结构在相对的侧壁间隔物之间。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200910207744.X/,转载请声明来源钻瓜专利网。
- 上一篇:SOI衬底及其制造方法
- 下一篇:车辆信息显示系统及方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造