[发明专利]在集成电路器件中形成精细图案的方法

说明书

技术领域

本发明总地涉及集成电路器件的领域，更具体地，涉及制造集成电路器 件的方法。

背景技术

由于半导体器件变得更加高度集成，所以半导体器件中的特征尺寸及其 间的间隔逐渐减小。因此，用于形成器件特征的各种图案的节距也按比例地 减小。然而，由于用来形成图案的传统光刻工艺的分辨率极限，已经逐渐难 以在各种基板材料上形成足够精细的线条和间隔图案(后面称作“L/S”图 案)。

使这些半导体器件更加高度集成的一种方法是通过使用有时称作自对 准反转图案化(self-aligned reverse patterning，SARP)的光刻工艺，以形成相 对精细的具有比较精细的节距的图案。根据自对准反转图案化方法，图案可 以形成在特征将要形成在其中的层(特征层)上。共形层(conformal layer) 可以形成在图案上并随后从特征层和图案上移除，除了共形层的一部分可以 保留在图案的侧壁上。然后，图案可以从特征层上移除，使得共形层在侧壁 上的部分保留。共形层的保留部分可以限定掩模图案，该掩模图案用于将反 转图案蚀刻到特征层中。

例如，在美国专利No.6475891、No.6723607、No.7115525及No.7253118 中也讨论了使用光刻来形成在制造半导体器件中使用的图案。

发明内容

根据本发明的实施例提供了通过单个光刻工艺来同时形成多个掩模图 案，其中掩模图案包括具有不同宽度的各掩模图案元件。

根据本发明的一些实施例，一种制造集成电路器件的方法包括分别在特 征层的第一区域和第二区域上形成第一掩模结构和第二掩模结构。第一掩模 结构和第二掩模结构中的每个包括双掩模图案和在双掩模图案上的蚀刻掩 模图案，该蚀刻掩模图案相对于双掩模图案具有蚀刻选择性。第一掩模结构 和第二掩模结构的蚀刻掩模图案被各向同性地蚀刻，以将蚀刻掩模图案从第 一掩模结构移除并保留蚀刻掩模图案在第二掩模结构上的至少一部分。间隔 物(spacer)在第一掩模结构和第二掩模结构的相对侧壁上形成。采用蚀刻 掩模图案在第二掩模结构上的部分作为掩模，将第一掩模结构从第一区域中 的间隔物之间选择性地移除，以限定第一区域中的第一掩模图案和第二区域 中的第二掩模图案，第一掩模图案包括相对的侧壁间隔物(sidewall spacer) 并且空隙(void)在该相对的侧壁间隔物之间，第二掩模图案包括相对的侧 壁间隔物并且第二掩模结构在该相对的侧壁间隔物之间。可以采用第一掩模 图案作为掩模来图案化特征层以限定第一区域上的第一特征，并采用第二掩 模图案作为掩模来图案化特征层以限定第二区域上的第二特征，第二特征具 有比第一特征大的宽度。

在一些实施例中，在各向同性蚀刻之前，第二掩模结构的蚀刻掩模图案 的厚度可以大于第一掩模结构的蚀刻掩模图案的宽度的一半。

在其它实施例中，在形成间隔物时，间隔物掩模层可以形成在第一掩模 图案和第二掩模图案上。间隔物掩模层可以相对于蚀刻掩模图案和/或双掩模 图案具有蚀刻选择性。间隔物掩模层可以被蚀刻以暴露在其相对的侧壁之间 的第一掩模结构和第二掩模结构的各表面。通过采用蚀刻掩模图案在第二掩 模结构上的部分作为掩模来蚀刻第一掩模结构和第二掩模结构的暴露表面， 以移除第一掩模结构的双掩模图案而基本上不移除第二掩模结构的双掩模 图案，第一掩模结构可以被选择性地移除。