[发明专利]金属栅极堆叠的形成方法及具有金属栅极堆叠的集成电路有效
| 申请号： | 200910168339.1 | 申请日： | 2009-08-27 |
| 公开（公告）号： | CN101707190A | 公开（公告）日： | 2010-05-12 |
| 发明（设计）人： | 钟昇镇;郑光茗;庄学理 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L21/28;H01L27/092;H01L29/78;H01L29/40 |
| 代理公司： | 隆天国际知识产权代理有限公司 72003 | 代理人： | 姜燕;陈晨 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体元件的金属栅极堆叠的形成方法及具有金属栅极堆叠的集成电路，该方法包括于半导体基底上形成高介电常数材料层；于高介电常数材料层上形成导电材料层；采用多晶硅于n型场效应晶体管区形成第一虚置栅极及于p型场效应晶体管区形成第二虚置栅极；于半导体基底上形成层间介电材料；对半导体基底进行第一化学机械研磨工艺；自第一虚置栅极移除多晶硅以形成第一栅极沟槽；形成n型金属至第一栅极沟槽；对半导体基底进行第二化学机械研磨工艺；自第二虚置栅极移除多晶硅以形成第二栅极沟槽；形成p型金属至第二栅极沟槽；以及对半导体基底进行第三化学机械研磨工艺。本发明的nMOSFET与pMOSFET的效能可以获最佳化与提升。 | ||
| 搜索关键词： | 金属 栅极 堆叠 形成 方法 具有 集成电路 | ||
【主权项】：
一种半导体元件的金属栅极堆叠的形成方法，包括：于一半导体基底上形成一高介电常数材料层；于该高介电常数材料层上形成一导电材料层；采用一多晶硅于一n型场效应晶体管区形成一第一虚置栅极及于一p型场效应晶体管区形成一第二虚置栅极；于该半导体基底上形成一层间介电材料；对该半导体基底进行一第一化学机械研磨工艺；自该第一虚置栅极移除该多晶硅以形成一第一栅极沟槽；形成一n型金属至该第一栅极沟槽；对该半导体基底进行一第二化学机械研磨工艺；自该第二虚置栅极移除该多晶硅以形成一第二栅极沟槽；形成一p型金属至该第二栅极沟槽；以及对该半导体基底进行一第三化学机械研磨工艺。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910168339.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种新型烟灰缸
- 下一篇：风力发电系统应用在抛秧机上的动力装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
