[发明专利]形成电路结构的方法有效
| 申请号： | 200910166073.7 | 申请日： | 2009-08-11 |
| 公开（公告）号： | CN101853808A | 公开（公告）日： | 2010-10-06 |
| 发明（设计）人： | 余佳霖;余振华;陈鼎元;邱文智 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/77 | 分类号： | H01L21/77;H01L21/20 |
| 代理公司： | 隆天国际知识产权代理有限公司 72003 | 代理人： | 姜燕;陈晨 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种形成电路结构的方法，包含提供一基板；形成数个凹槽于该基板；形成一掩模层于该基板上，其中该掩模层覆盖该基板非凹陷的部分，使得该掩模层上的开口露出该凹槽；形成一缓冲/成核层于该凹槽内所露出的基板部分；以及，由该凹槽成长一III-V族化合物半导体层直到由该凹槽所成长的该III-V族化合物半导体层部分互相接合，形成一连续的III-V族化合物半导体层。由于本发明由位于该基板内的凹槽来成长该III-V族化合物半导体材料，因此本发明具有增加侧向成长的效果及减少工艺的复杂度等优点。 | ||
| 搜索关键词： | 形成 电路 结构 方法 | ||
【主权项】：
一种形成电路结构的方法，包含：提供一基板；形成数个凹槽于该基板，其中该凹槽包含侧壁及底部表面，且该基板也包含非凹陷的部分；形成一掩模层于该基板上；图形化该掩模层以形成一掩模，其中该掩模只覆盖该基板非凹陷的部分，使得该掩模上的开口露出该凹槽；形成一缓冲/成核层于该凹槽的侧壁及底部表面；以及由该凹槽成长一III-V族化合物半导体层直到至少由该凹槽所成长的该III-V族化合物半导体层部分互相接合，形成一连续的III-V族化合物半导体层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910166073.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
