[发明专利]制造降低了SECCO缺陷密度的绝缘体上半导体衬底的方法

摘要

本发明涉及制造绝缘体上半导体衬底、特别是绝缘体上硅衬底的方法，该方法包括以下步骤：提供源衬底；通过注入原子物质而在所述源衬底中提供预定分离区；优选地通过键合将所述源衬底接合到操作衬底上；在所述预定分离区处将所述源衬底的剩余部分从源-操作复合体分离，由此将所述源衬底的器件层转移到所述操作衬底上；以及减薄所述器件层。为了获得SECCO缺陷密度降低到小于100个/cm²的绝缘体上半导体衬底，按照小于2.3×10⁶个原子/cm²的剂量执行注入，并且所述减薄包括在低于925℃的温度下进行的氧化步骤。

主权项

1、一种制造绝缘体上半导体衬底、特别是绝缘体上硅衬底的方法，该方法包括以下步骤：提供源衬底，优选的是单晶源衬底；在所述源衬底中提供预定分离区；优选地通过键合将所述源衬底接合到操作衬底上，形成源-操作复合体；在所述预定分离区处将所述源衬底的剩余部分从所述源-操作复合体分离，由此将所述源衬底的器件层转移到所述操作衬底上；减薄所述器件层；其特征在于，以小于2.3x1016个原子/cm2的剂量注入原子物质，来提供所述预定分离区，并且在低于925℃、特别是850℃到925℃之间、更特别的是850℃到875℃之间的温度下执行所述减薄，从而实现小于100个缺陷/cm2、特别是小于50个缺陷/cm2的SECCO缺陷密度。