[发明专利]非易失存储器及其制造方法无效
申请号: | 200910139687.6 | 申请日: | 2006-07-20 |
公开(公告)号: | CN101615597A | 公开(公告)日: | 2009-12-30 |
发明(设计)人: | 田喜锡;韩晶昱;李昌勋;姜盛泽;徐辅永;权赫基 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247;H01L21/768;H01L27/115 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 陶凤波 |
地址: | 韩国*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种非易失存储单元,包括:源区和漏区,设置在半导体衬底中并彼此分隔开;源极选择线和漏极选择线,设置在该源区和漏区之间的半导体衬底上方。该源极选择线和漏极选择线分别与源区和漏区相邻设置。该非易失存储单元还包括单元栅极图案,设置在源极选择线与漏极选择线之间的半导体衬底上方;第一浮置杂质区,设置在位于源极选择线和单元栅极图案之间的间隙区下面的半导体衬底中;和第二浮置杂质区,设置在位于漏极选择线和单元栅极图案之间的间隙区下面的半导体衬底中。该单元栅极图案和选择线之间的距离小于选择线的宽度。 | ||
搜索关键词: | 非易失 存储器 及其 制造 方法 | ||
【主权项】:
1.一种非易失存储单元的制造方法,包括:在半导体衬底上形成初级栅极图案;形成堆叠在所述初级栅极图案上的栅极间绝缘层和字线图案;在所述字线图案的两侧壁上形成第一牺牲分隔件;使用所述第一牺牲分隔件和字线图案作为蚀刻掩模蚀刻所述初级栅极图案,以形成栅极图案;除去所述第一牺牲分隔件;在所述栅极图案的两端上分别形成第一和第二硬掩模图案,所述第一和第二硬掩模图案平行于所述字线图案形成;和使用所述字线图案和硬掩模图案作为掩模蚀刻所述栅极图案,以分别形成字线图案下方的浮置栅极、源极选择线和漏极选择线、以及第一硬掩模图案和第二硬掩模图案,其中所述浮置栅极、栅极间绝缘层图案和字线图案构成单元栅极图案。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200910139687.6/,转载请声明来源钻瓜专利网。
- 上一篇:半导体器件和半导体集成电路
- 下一篇:X桩与矩形桩梯形插扣设备
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造