[发明专利]半导体组件测试装置与方法有效
| 申请号： | 200910001877.1 | 申请日： | 2009-01-14 |
| 公开（公告）号： | CN101776731A | 公开（公告）日： | 2010-07-14 |
| 发明（设计）人： | 叶志晖 | 申请（专利权）人： | 南亚科技股份有限公司 |
| 主分类号： | G01R31/3193 | 分类号： | G01R31/3193 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 蒲迈文 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体组件测试装置与方法，用以对一测试组件阵列进行测试，其中测试组件阵列包含相互交错的多个行与多个列，并且半导体组件测试装置包含第一测试电路与第二测试电路。第一测试电路传送时序信号、输入指令信号与数据信号至测试组件阵列中的至少一行。第二测试电路传送选择信号至该测试组件阵列中的至少一列。其中，测试组件阵列中至少一行进一步包含第一测试组件与第二测试组件，并且时序信号与输入指令信号到达第一测试组件与第二测试组件的时间差等于数据信号到达第一测试组件与第二测试组件的时间差。 | ||
| 搜索关键词： | 半导体 组件 测试 装置 方法 | ||
【主权项】：
一种半导体组件测试装置，用以测试一测试组件阵列，该测试组件阵列包含相互交错的多个行与多个列，其特征在于该半导体组件测试装置包含：一第一测试电路，传送一时序信号、一输入指令信号与一数据信号至该测试组件阵列中的至少一行；以及一第二测试电路，传送一选择信号至该测试组件阵列中的至少一列。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南亚科技股份有限公司，未经南亚科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910001877.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种直流换流阀最小触发角运行试验方法
- 下一篇：输电线路故障测距方法
- 同类专利
- 输入信号通道的监控-201680069945.6
- 埃德蒙德·O·施维泽三世;韦塞林·斯肯德奇克;特蕾西·G·温德利;波格丹·Z·卡兹腾尼 - 施瓦哲工程实验有限公司
- 2016-12-28 - 2019-08-02 - G01R31/3193
- 本公开涉及用于监测多个模数转换器的系统和方法。在一个实施例中，多个输入通道可以各自与三相电力输送系统的不同相通信。输入通道可以被配置为接收来自不同相的模拟信号。复合信号子系统可以被配置为基于多个输入通道生成复合信号。模数转换器子系统可以被配置成产生多个输入通道中每一个的数字化表示和复合信号的数字化表示。模数转换器监测器子系统可以基于复合信号的数字化表示和多个输入通道的数字化表示来识别模数转换中的误差。
- 测试装置及测试方法-201711276164.7
- 健一长谷 - 爱德万测试公司
- 2017-12-06 - 2019-06-14 - G01R31/3193
- 本发明提供测试装置及测试方法。降低抖动或漂移的影响并检查被测试设备。时间测定单元(310)测定包含从被测试设备(DUT)(400)输出的串行数据的被测试信号(DUT_Output)的监测对象的边沿的时间间隔。比较判定部(320)从被测定的时间间隔算出监测对象的边沿之间所包含的串行数据的比特数，并将该比特数与其期望值进行比较。
- 传输接口芯片以及内建式传输接口芯片测试方法-201510243987.4
- 林佑隆;林柏州 - 威盛电子股份有限公司
- 2015-05-14 - 2018-03-30 - G01R31/3193
- 一种传输接口芯片以及内建式传输接口芯片测试方法。该内建测试功能的传输接口芯片，各方块运作如下。一电子物理层供应信号至该传输接口芯片的一发送端，且自该传输接口芯片的一接收端接收信号。一数字码产生器产生一原始数字码，由一加扰器加扰为一加扰数字码，再由一编码器编码并交由该电子物理层转换为供应至该发送端的信号。该电子物理层还将接收自该接收端的信号转换为一接收数字码，由一解码器解码为一解码数字码，再由一解扰器解扰为一还原数字码。一数字码检查器接收该还原数字码，并在该发送端耦接该接收端的状况下比对该还原数字码是否符合该原始数字码。
- 自主式通道级老化监控装置和方法-201180073867.4
- K·A·鲍曼;C·托库纳加;J·W·查汉茨 - 英特尔公司
- 2011-09-28 - 2014-06-04 - G01R31/3193
- 一种老化监控电路，提供对电路和/或电路通道中的老化和/或延迟的更准确的估计。该老化监控电路使用具有驱动和接收触发器（FF）和可调节复制电路（TRC）的单独的老化通道，来实现只通过应力晶体管或其它电路元件来传播的单转变DC应力通道延迟的测量。在老化监控电路中的有限状态机（FSM）被配置成响应于由接收FF输出的误差信号来调整由数字控制振荡器（DCO）输出的时钟信号的频率。误差信号响应于单转变DC应力通道延迟而产生，并因此实现对时钟信号的频率的调整以对应于延迟的量或影响。
- 一种芯片数字接口的测试方法及系统-201210180019.X
- 葛保建;黄杰成;胡胜发 - 安凯(广州）微电子技术有限公司
- 2012-06-01 - 2013-12-18 - G01R31/3193
- 本发明于接口测试技术领域，提供了一种芯片数字接口的测试方法及系统。方法包括：接收测试指令，并向被测芯片的数字接口发送相应测试用例的第一数字信号；接收第一数字信号经数字接口传输后输出的第二数字信号，并将接收到的第二数字信号与预存的第一数字信号进行比对，输出比对结果；根据输出的比对结果，发出表征数字接口正常/异常的提示信号。本发明由于预存了测试过程中发送给数字接口的第一数字信号，并在测试开始后，直接向数字接口发送第一数字信号，通过第二数字信号与预存第一数字信号的比较，可以准确识别芯片上数字接口的数据正确性，从而避免了模/数转换带来的数据不确定因素，提高了测试的自动化程度和测试的可重复性、灵活性。
- 一种可自校准内部晶振的芯片、校准系统及校准方法-201110365892.1
- 石道林 - 国民技术股份有限公司
- 2011-11-17 - 2013-05-22 - G01R31/3193
- 本发明公开了一种可自校准内部晶振的芯片以及一种晶振校准测试系统，还公开了基于该系统晶振的校准方法，内部待校准晶振3输出的信号与外部参考精准信号在比较模块(4)中进行比较，比较结果输出到测试处理模块1中进行处理，测试处理模块(1)根据比较的结果产生晶振的校准值输出到校准寄存器(2)中保存，待校准晶振(3)根据校准寄存器(2)中的校准值校准输出时钟信号，实现芯片内部晶振的校准。
- 同步多个测量信道组件和/或测量设备的方法及相应测量设备-200880100533.X
- 戈特弗里德·霍尔茨曼;沃纳·米特迈尔;安东·斯坦格尔 - 罗德施瓦兹两合股份有限公司
- 2008-05-26 - 2011-01-05 - G01R31/3193
- 本发明涉及用于同步测量信道组件(2，3，4)的方法和测量设备。由参考信号源(5)产生参考信号。向测量设备(1)的各个测量信道组件(2，3，4)供应参考信号。时钟信号发生器(19)用于产生低频的时钟信号，时钟信号发生器(19)通过相同长度的相应连接线路(17，18)连接至每个测量信道组件(2，3，4)。为了将每个测量信道组件(2，3，4)中的参考信号的相位校正至时钟信号的相位，通过相位校正元件(11)供应时钟信号。
- 半导体组件测试装置与方法-200910001877.1
- 叶志晖 - 南亚科技股份有限公司
- 2009-01-14 - 2010-07-14 - G01R31/3193
- 本发明提供一种半导体组件测试装置与方法，用以对一测试组件阵列进行测试，其中测试组件阵列包含相互交错的多个行与多个列，并且半导体组件测试装置包含第一测试电路与第二测试电路。第一测试电路传送时序信号、输入指令信号与数据信号至测试组件阵列中的至少一行。第二测试电路传送选择信号至该测试组件阵列中的至少一列。其中，测试组件阵列中至少一行进一步包含第一测试组件与第二测试组件，并且时序信号与输入指令信号到达第一测试组件与第二测试组件的时间差等于数据信号到达第一测试组件与第二测试组件的时间差。
- 专利分类
